Programma del corso di Architettura degli Elaboratori - parte I
A.A. 2013-2014.

N.B.: Il diritto a scaricare il materiale accessibile da questa pagina è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page is granted only to the students regularly enrolled in the hereabove University course.

Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in blu e le lezioni frontali in nero.

Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.

    Introduzione
L_01 01/10/2013 Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (Prof. Borghese, ultima modifica 01.10.13).
L_02 03/10/2013 Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali: somma e sottrazione. Rappresentazione binaria dei numeri decimali. Lo standard IEEE754 (Prof. Borghese, Dott. Frosio, ultima modifica 03.10.13).
    Logica combinatoria
L_03 08/10/2013 L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (Prof. Borghese, ultima modifica 08.10.13).
E_01

10/10/2013
11/10/2013

I numeri denormalizzati. Esercitazione: Operazioni sui numeri binari. Soluzioni (Dott. Frosio)
L_04 10/10/2013

Dalla funzione al circuito. Dalla tabella della verità al circuito: la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (Prof. Borghese, ultima modifica 10.10.13).

L_05 15/10/2013

Implementazione circuitale di funzioni logiche mediante PLA e ROM. Circuiti combinatori notevoli. (Prof. Borghese, ultima modifica 15.10.13).
B_01

17/10/2013
18/10/2013

Laboratorio. Introduzione al SW Gatesim e circuiti combinatori (Laboratorio)
    Le unità aritmetico-logiche
L_06 17/10/2013 Addizionatori. Anticipazione del riporto.(Prof. Borghese, ultima modifica 16.10.13).
L_07 22/10/2013 Moltiplicatori hardware. Progettazione di una ALU. I due stadi. (Prof. Borghese, ultima modifica 22.10.13).

B_02

 24/10/2013
25/10/2013		 Laboratorio: Gatesim + circuiti combinatori (Dott. Frosio)
 

Logica sequenziale
L_08 24/10/2013

Comparazione e Overflow. Temporizzazione dei circuiti booleani. Circuiti sequenziali. I latch SC. (Prof. Borghese, ultima modifica 24.10.13).
  29/10/2013 Lezione sospesa
B_03 31/10/2013
 Laboratorio: Sommatori, Moltiplicatori HW, ALU & Ripasso. (Dott. Frosio)
L_09 31/10/2013 Latch sincroni e I flip-flop. Esercizi. (Prof. Borghese, ultima modifica 31.10.13).
C_01 05/11/2013

Primo compitino (fino alla lezione 9 compresa). Ore 10.30-13.30. Cognomi A-CRE Aula V1, Cognomi CRI-F, Aula V3. Esercizi. Risultati.

B_04 07/11/2013
08/11/2013		 Laboratorio. (Dott. Frosio)
  07/11/2013 Lezione sospesa
L_10 12/11/2013

Macchine a stati finiti. Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (Prof. Borghese, ultima modifica 13.11.13).

E_02 14/11/2013 Esercitazione di ripasso sulle macchine a stati finiti (Dott. Frosio)
B_05 14/11/2013
15/11/2013		 Laboratorio: Incrementatori combinatori, Moltiplicatori Hardware (Dott. Frosio)
L_11 19/11/2013 Introduzione al firmware. Circuiti firmware della moltiplicazione intera (Prof. Borghese, ultima modifica 18.11.13).

21/11/2013 Lezione sospesa per il compitino del turno II.
B_06 21/11/2012
22/11/2012

Esercitazione: latch e flip-flop. Laboratorio: Circuiti temporizzati (Dott. Frosio)

L_12 26/11/2013

La divisione ed i circuiti firmware della divisione. Aritmetica ed addizionatore floating point. (Prof. Borghese, ultima modifica 26.11.13).

28/11/2013 Lezione sospesa per riunione in Comelico
B_07 28/11/2012
29/11/2012

Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Frosio)

L_13 03/12/2013
I registri ed il register file. L'ISA ed il linguaggio macchina. Architettura delle istruzioni: tipi R, I e J. Modalità di indirizzamento. (Prof. Borghese, ultima modifica 02.12.13).
B_08 05/12/2012
06/12/2012

Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Frosio)

L_14 05/12/2013
Architettura di riferimento, Architetture RISC e CISC. La struttura della CPU. La CPU ed il ciclo di esecuzione: Control path e data path. Costruzione di una CPU a ciclo singolo per istruzioni di tipo R e di accesso alla memoria (Prof. Borghese, ultima modifica 18.12.13).
10/12/2013 Lezione sospesa
12/12/2013 Lezione sospesa
B_09 12/12/2012
13/12/2012

Laboratorio: Automi ed ALU (Dott. Frosio)

L_15 17/12/2013 Costruzione dell'unità di controllo di una CPU a ciclo singolo per istruzioni di tipo R, I, J e di accesso alla memoria (Prof. Borghese, ultima modifica 18.12.13). 
E_0319/12/2013
Esempi di esecuzione delle istruzioni (Prof. Borghese)
B_10 19/12/2012
20/12/2012

Laboratorio: impostazione del progetto d'esame (Dott. Frosio)

C_02   Secondo compitino. Martedì 7 Gennaio 2014, 10.30-13.30, V1. Esercizi (16.12.2011). Risultati 2013-2014.