



Architettura degli elaboratori CPU a ciclo singolo

Prof. Alberto Borghese
Dipartimento di Scienze dell'Informazione
borgese@di.unimi.it

Università degli Studi di Milano

Riferimento sul Patterson: capitolo 4.2 , 4.4, D1, D2.





Sommario

Costruzione di una CPU per le istruzioni di tipo R

Costruzione di una CPU per le istruzioni di tipo I (memoria).

Costruzione di una CPU per le istruzioni di tipo I (branch).

Obiettivo



Costruzione di una CPU completa che sia in grado di eseguire:

- Accesso alla memoria in lettura (lw) o scrittura (sw).
- Istruzioni logico-matematiche (e.g. add, sub, and....).
- Istruzioni di salto condizionato (branch) o incondizionato (jump).


A.A. 2013-2014

3/34

<http://borghese.di.unimi.it/>

Ciclo di esecuzione di un'istruzione MIPS




```

graph TD
    A[Prelievo istruzione (fase di fetch)] --> B[Decodifica]
    B --> C[Calcolo]
    C --> D[Lettura / scrittura]
    D --> E[Write back]
    E --> A
    subgraph Esecuzione
        C
        D
        E
    end
  
```


A.A. 2013-2014

4/34

<http://borghese.di.unimi.it/>




Codifica delle istruzioni




- Tutte le istruzioni MIPS hanno la **stessa** dimensione (**32 bit**) – **Architettura RISC**.
- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
 - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3** tipi (formati):
 - **Tipo R (register) – Lavorano su 3 registri.**
 - Istruzioni aritmetico-logiche.
 - **Tipo I (immediate) – Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.**
 - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
 - **Tipo J (jump) – Lavora senza registri: codice operativo + indirizzo di salto.**
 - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2013-2014
5/34
<http://borghese.di.unimi.it/>



Istruzioni



<code>add \$s1, \$s2, \$s3</code>	000000	10010	10011	10001	00000	100000
<code>beq \$s1, \$s2, -100</code>	000100	10001	10010	1111	1111	1110 0111
<code>lw \$t0, 32 (\$s3)</code>	100011	10011	01000	0000	0000	0010 0000
<code>sw \$t0, 32 (\$s3)</code>	101011	10011	01000	0000	0000	0010 0000
<code>addi \$t0, \$s3, 64</code>	001000	10011	01000	0000	0000	0100 0000
<code>j 0x80000</code>	000010	00	0000	0100	0000	0000 0000 0000

A.A. 2013-2014
6/34
<http://borghese.di.unimi.it/>






I componenti di un'architettura

CPU

- Banco di registri (*Register File*) ad accesso rapido, in cui memorizzare i dati di utilizzo più frequente. Il tempo di accesso ai registri è circa 10 volte più veloce del tempo di accesso alla memoria principale.
 - Registro *Program counter (PC)*. Contiene l'indirizzo dell'istruzione corrente da aggiornare durante l'evoluzione del programma, in modo da prelevare dalla memoria la corretta sequenza di istruzione;
 - Registro *Instruction Register (IR)*. Contiene l'istruzione in corso di esecuzione. Questo registro verrà utilizzato più avanti nelle architetture multi-ciclo.
- Unità per l'esecuzione delle operazioni aritmetico-logiche (*Arithmetic Logic Unit - ALU*). I dati forniti all'*ALU* possono provenire da registri oppure direttamente dalla memoria, a seconda delle modalità di indirizzamento previste;
- Unità aggiuntive per elaborazioni particolari come unità aritmetiche per dati in virgola mobile (*Floating Point Unit - FPU*), sommatori ausiliari, ecc.;
- **Unità di controllo**. Controlla il flusso e determina le operazioni di ciascun blocco.

MEMORIA PRINCIPALE


A.A. 2013-2014 7/34 http://borghese.di.unimi.it/


Come funziona una CPU?

- Usa un registro, il Program Counter (PC) per ottenere l'indirizzo dell'istruzione.
- Preleva l'istruzione dalla memoria e la inserisce nell'IR.
- Capisce di che tipo di istruzione si tratta (decodifica).
 - usa l'istruzione stessa per decidere cosa fare esattamente.
 Legge il contenuto dei registri.
- Da qui le istruzioni si differenziano.
 - Calcolo: utilizzo dell'ALU dopo aver letto i registri:
 - per calcolare l'indirizzo in memoria.
 - per eseguire un'operazione logico-aritmetica.
 - per effettuare test (uguaglianza, disuguaglianza, <...).
 - Accesso alla memoria.
 - Scrittura del risultato nel register file.

A.A. 2013-2014 8/34 http://borghese.di.unimi.it/



Come funziona una CPU?



- Usa un registro, il Program Counter (PC) per ottenere l'indirizzo dell'istruzione.
- Preleva l'istruzione dalla memoria e la inserisce nell'IR.

- Capisce di che tipo di istruzione si tratta (decodifica).
 - usa l'istruzione stessa per decidere cosa fare esattamente.

Legge il contenuto dei registri.


Da qui le istruzioni si differenziano.

- Calcolo: utilizzo dell'ALU dopo aver letto i registri:
 - per calcolare l'indirizzo in memoria.
 - per eseguire un'operazione logico-aritmetica.
 - per effettuare test (uguaglianza, disuguaglianza, <...).


- Accesso alla memoria.

- Scrittura del risultato nel register file.


A.A. 2013-2014
9/34
<http://borghese.di.unimi.it/>





Fase di fetch





- 1) Memorizzare l'indirizzo dell'istruzione nel PC.
- 2) Leggere l'istruzione dalla memoria.
- 3) Aggiornare l'indirizzo in modo che in PC sia contenuto l'indirizzo dell'istruzione successiva.



A.A. 2013-2014
10/34
<http://borghese.di.unimi.it/>



Istruzioni di tipo R

R



op = 0	rs = 18	rt = 19	rd = 17	Shamt=0	funct=34
6 bit	5 bit	5 bit	5 bit	5 bit	6 bit

sub \$s1, \$s2, \$s3

A.A. 2013-2014


13/34

<http://borghese.di.unimi.it/>

Fase di decodifica



- 1) Leggo l'istruzione e genero i segnali di controllo opportuni.
- 2) Leggo il contenuto dei registri.







A.A. 2013-2014



14/34

<http://borghese.di.unimi.it/>







Sommarrio

Costruzione di una CPU per le istruzioni di tipo R



Costruzione di una CPU per le istruzioni di tipo I (memoria).

Costruzione di una CPU per le istruzioni di tipo I (branch).

A.A. 2013-2014

21/34

<http://borghese.di.unimi.it/>

Istruzioni di tipo I: lw/sw

I

100011	10001	10010	0000 0000 0001 0100
6 bit	5 bit	5 bit	16 bit

$lw \$s2, 20(\$s1)$



L'indirizzo di memoria sar :



Base [\$s2]	0100 1000 0011 0001	1011 1011 1011 1011	+
Offset		0000 0000 0001 0100	+
Indirizzo dato	0100 1000 0011 0001	1011 1011 1100 1111	



A.A. 2013-2014



22/34



<http://borghese.di.unimi.it/>











Sommarrio

Costruzione di una CPU per le istruzioni di tipo R

Costruzione di una CPU per le istruzioni di tipo I (memoria).

Costruzione di una CPU per le istruzioni di tipo I (branch).

A.A. 2013-2014 31/34 <http://borghese.di.unimi.it/>


Tipi di istruzioni dell'ISA

Consideriamo istruzioni di tipo R, di tipo lw/sw, salto condizionato:

R	31-26	25-21	20-16	15-11	10-6	5-0
	op	rs	rt	rd	shamt	funct
lw/sw	31-26	25-21	20-16	15-0		
	35/43	rs	rt	offset		
beq	31-26	25-21	20-16	15-0		
	4	rs	rt	indirizzo		

Architettura RISC:
 Campo Op sempre contenuto nei primi 6 bit, inseguito Op[5-0].
 Registri da leggere, rs ed rt, in posizione 25-21 e 20-16. Vengono sempre letti dal Register File.
 Registro base per lettura / scrittura, rs, sempre in posizione 25-21.
 Offset sempre in posizione 15-0.
 Registro destinazione, rd (15-11) per le istruzioni di tipo R, rt (20-16) per le istruzioni lw.

A.A. 2013-2014 32/34 <http://borghese.di.unimi.it/>



Sommarario

- Costruzione di una CPU per le istruzioni di tipo R
- Costruzione di una CPU per le istruzioni di tipo I (memoria).
- Costruzione di una CPU per le istruzioni di tipo I (salti).

A.A. 2013-2014 34/34 <http://borghese.di.unimi.it/>