



Firmware Multiplier

Prof. Alberto Borghese
Dipartimento di Scienze dell'Informazione
borgese@di.unimi.it

Università degli Studi di Milano

Riferimenti sul Patterson: C.6 & 3.4



Sommario

Il moltiplicatore firmware

Ottimizzazione dei moltiplicatori firmware



L'approccio firmware



Nell'approccio firmware, viene inserita nella ALU una unità di controllo e dei registri. L'unità di controllo attiva opportunamente le unità aritmetiche ed il trasferimento da/verso i registri. Approccio "controllore-datapath".

Viene inserito un microcalcolatore dentro la ALU.

Il primo microprogramma era presente nell'IBM 360 (1964).



Algoritmi per la moltiplicazione



Il razionale degli algoritmi firmware della moltiplicazione è il seguente.

Si analizzano sequenzialmente i bit del moltiplicatore e:

- 1) Si mette 0 nella posizione opportuna (se il bit analizzato del moltiplicatore = 0).
- 2) Si mette una copia del moltiplicando nella posizione opportuna (se il bit analizzato del moltiplicatore è = 1).

$$\begin{array}{r}
 \text{Moltiplicando} \quad 11011 \times \\
 \text{Moltiplicatore} \quad 101 = \\
 \hline
 11011 + \\
 00000 - \\
 \hline
 11011 \\
 11011 - - \\
 \hline
 \text{Prodotto} \quad 10000111
 \end{array}$$




Shift (scalamento)

Dato A su 32 bit: $a_j = a_{j-k}$ k shift amount ($>$, $=$, $<$ 0).

Effettuato al di fuori delle operazioni selezionate dal Mux della ALU, da un circuito denominato *Barrel shifter*.

Tempo comparabile con quello della somma.

Operazioni codificate in modo specifico nell'ISA.



Shift dx 1



Il bit a_0 si "perde".
Il bit $a_n = 0$.



Moltiplicazione utilizzando somma e shift

Utilizzo un registro prodotto da 64 bit, inizializzato a 0.

1 1 0 1 1 x A
1 1 1 = B

0 0 0 0 0 +
1 1 0 1 1

Itero per ogni bit del moltiplicatore:

A) Sommo il moltiplicando al prodotto se il bit = 1.


1 1 1 1 1
1 1 0 1 1 + P
1 1 0 1 1 - A

B) Shift a sx di un bit il moltiplicando


($A' = A * \text{base}$).

1
1 0 1 0 0 0 1 +
1 1 0 1 1 - -

1 0 1 1 1 1 0 1



L'algoritmo



Inizio: P = 0; k = 0


```

    graph TD
      Start([Inizio: P = 0; k = 0]) --> Dec1{b_k = 0?}
      Dec1 -- sì --> Shift[Shift sx A; k = k + 1]
      Dec1 -- no --> Add[P = A + P]
      Add --> Shift
      Shift --> Dec2{k = n?}
      Dec2 -- sì --> End([Fine])
      Dec2 -- no --> Dec1
  
```


A	→	1 1 0 1 1	x	
B	→	1 1 1	=	
		0 0 0 0 0	+	P
		1 1 0 1 1		A
$P_1 = 0 + A$		1 1 1 1 1		
$A_1 = A * 2$		1 1 0 1 1	-	A_1
		1		
$P_2 = P_1 + A_1$		1 0 1 0 0 0 1	+	P
$A_2 = A_1 * 2 = A * 4$		1 1 0 1 1	-	A_2
$P_3 = P_2 + A_2$		1 0 1 1 1 1 0 1		

P contiene le somme parziali, al termine conterrà la somma totale, cioè il risultato del prodotto.


A.A. 2013-2014
7/24
<http://borghese.di.unimi.it/>



Implementazione circuitale – gli attori



A - moltiplicando (shift a sx), 64 bit



ALU 64

B – moltiplicatore, 32 bit


P – Prodotto, 64 bit

Controllo

A.A. 2013-2014
8/24
<http://borghese.di.unimi.it/>



Implementazione circuitale



Qual'è il problema?



Esercizi



Costruire il circuito HW che esegui la moltiplicazione 7×9 in base 2.

Eeguire la stessa moltiplicazione secondo l'algoritmo visto, indicando passo per passo il contenuto dei 3 componenti: A che contiene il moltiplicando, B che contiene il moltiplicatore e P che contiene somme parziali ed il risultato finale.



Sommario




I moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware




Implementazione circuitale ottimizzata - I





Inizio; P = 0, k = 0

L'algoritmo - I



$$\begin{array}{r}
 A \xrightarrow{\text{blue}} 11011x \\
 B \xrightarrow{\text{red}} 111 = \\
 \hline
 00000+ \quad P \\
 11011 \quad A \\
 \hline
 11111 \\
 11011+ \quad P \\
 11011- \quad A^1 \\
 \hline
 1 \\
 1010001+ \quad P \\
 11011- - \quad A^2 \\
 \hline
 P \xrightarrow{\text{green}} 10111101
 \end{array}$$



Esempio - I

Iterazione	Passo	Moltiplicatore	Moltiplicando	Prodotto
0	Valori iniziali	0010	0000 0010	0000 0000
1	1a: 1 ⇒ Prod = Prod + Mcando	0011	0000 0010	0000 0010
	2: Scala a sinistra Moltiplicando	0011	0000 0100	0000 0010
	3: Scala a destra Moltiplicatore	0001	0000 0100	0000 0010
2	1a: 1 ⇒ Prod = Prod + Mcando	0001	0000 0100	0000 0110
	2: Scala a sinistra Moltiplicando	0001	0000 1000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0000 1000	0000 0110
3	1: 0 ⇒ Nessuna operazione	0000	0000 1000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0001 0000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0001 0000	0000 0110
4	1: 0 ⇒ Nessuna operazione	0000	0001 0000	0000 0110
	2: Scala a sinistra Moltiplicando	0000	0010 0000	0000 0110
	3: Scala a destra Moltiplicatore	0000	0010 0000	0000 0110

$$\begin{array}{r}
 0010 \times \\
 0011 = \\
 \hline
 \end{array}$$

Moltiplicazione su 4 bit.



Razionale per una seconda implementazione



Meta' dei bit del registro moltiplicando vengono utilizzati ad ogni iterazione.

Ad ogni iterazione si aggiunge 1 bit al registro prodotto.

Ad ogni iterazione sommo N cifre (pari al numero di cifre del moltiplicando).

Spostamento della ALU sul registro prodotto.
Oppure
Si sposta la somma dei prodotti parziali verso dx di 1 bit ad ogni iterazione.

$$\begin{array}{r}
 11011x \\
 111 = \\
 \hline
 00000+ \quad P \\
 11011 \quad A \\
 \hline
 11111 \\
 11011+ \quad P \\
 11011- \quad A^1 \\
 \hline
 1 \\
 1010001+ \quad P \\
 11011- - \quad A^2 \\
 \hline
 10111101
 \end{array}$$



Implementazione ottimizzata - II



1^a implementazione


2^a implementazione

$$\begin{array}{r}
 11011 \\
 11011
 \end{array}$$

Sposto a sx il moltiplicando | Sposto a dx il prodotto
P¹ primo prodotto parziale

$$\begin{array}{r}
 11011 \\
 11011
 \end{array}$$

$$\begin{array}{r}
 11011x \\
 111 = \\
 \hline
 00000+ \\
 11011 \\
 \hline
 11111 \\
 11011+ \\
 11011- \\
 \hline
 1 \\
 1010001+ \\
 11011- - \\
 \hline
 - \\
 10111101
 \end{array}$$



Qual'è il problema?



Implementazione ottimizzata - II



1^a implementazione

2^a implementazione

1 1 0 1 1
1 1 0 1 1


Sposto a sx il moltiplicando | Sposto a dx il prodotto
P¹ primo prodotto parziale

1 1 0 1 1
1 1 0 1 1

```

1 1 0 1 1 x
  1 1 1 =
-----
0 0 0 0 0 +
1 1 0 1 1
-----
1 1 1 1 1
  1 1 0 1 1 +
  1 1 0 1 1 -
-----
1
1 0 1 0 0 0 1 +
  1 1 0 1 1 - -
-----
1 0 1 1 1 1 0 1

```



Razionale dell'implementazione - III



Il numero di bit del registro prodotto corrente (somma dei prodotti parziali) più il numero di bit da esaminare nel registro moltiplicando rimane **costante** ad ogni iterazione (pari a 64 bit).

Si può perciò eliminare il registro moltiplicatore.


```

1 1 0 1 1 x
  1 1 1 =
-----
0 0 0 0 0 +
1 1 0 1 1
-----
1 1 1 1 1
  1 1 0 1 1 +
  1 1 0 1 1 -
-----
1
1 0 1 0 0 0 1 +
  1 1 0 1 1 - -
-----
1 0 1 1 1 1 0 1

```





Circuito ottimizzato - III



Il moltiplicando è allineato sempre ai 32 bit più significativi del prodotto.
Ad ogni iterazione, il prodotto si allarga, il moltiplicatore si restringe.



L'algorithmo ottimizzato - III





Esempio di esecuzione dell'algoritmo ottimizzato - III




Iterazione	Passo	Moltiplicando	Prodotto
0	Valori iniziali	0010	0000 0010
1	1a: 1 \Rightarrow Prod = Prod + Mcando	0010	0010 0011
	2: Scala a destra Prodotto	0010	0001 0001
2	1a: 1 \Rightarrow Prod = Prod + Mcando	0010	0011 0001
	2: Scala a destra Prodotto	0010	0001 1000
3	1: 0 \Rightarrow Nessuna operazione	0010	0001 1000
	2: Scala a destra Prodotto	0010	0000 1100
4	1: 0 \Rightarrow Nessuna operazione	0010	0000 1100
	2: Scala a destra Prodotto	0010	0000 0110

Il moltiplicando è allineato (e sommato) ai bit più significativi del prodotto.




Circuito finale – moltiplicatore firmware





Unità di controllo



Sommario

I moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware