N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in blu e le lezioni frontali in nero.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
| Introduzione | ||
| L_01 | 02/10/2012 | Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (Prof. Borghese, ultima modifica 02.10.12). |
| L_02 | 04/10/2012 | Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali: somma e sottrazione. Rappresentazione binaria dei numeri decimali. Lo standard IEEE754 (Prof. Borghese, Dott. Frosio, ultima modifica 04.10.12). |
| Logica combinatoria | ||
| L_03 | 09/10/2012 | L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (Prof. Borghese, ultima modifica 09.10.12). |
| B_01 |
10/10/2012 |
I numeri denormalizzati. Esercitazione: Operazioni sui numeri binari. Soluzioni (Dott. Marchi - Dott. Frosio). |
| L_04 | 11/10/2012 |
Dalla funzione al circuito. Dalla tabella della verità al circuito: la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (Prof. Borghese, ultima modifica 16.10.12). |
| L_05 | 16/10/2012 |
Implementazione circuitale di funzioni logiche mediante PLA e ROM. Maxtermini. Seconda forma canonica di rappresentazione delle funzioni booleane. Circuiti combinatori notevoli (Prof. Borghese, ultima modifica 16.10.12). |
| B_02 |
17/10/2012 |
Laboratorio. Introduzione al SW Gatesim e circuiti combinatori (Dott. Marchi - Dott. Frosio) |
| Le unità aritmetico-logiche | ||
| L_06 | 18/10/2012 | Addizionatori. Il problema del riporto. Moltiplicatori HW (Prof. Borghese, ultima modifica 06.11.12). |
| 23/10/2012 | Lezione sospesa per missione del docente. | |
| 24/10/2012 25/10/2012 |
Laboratorio: Gatesim + circuiti combinatori (Dott. Marchi - Dott. Frosio) | |
| L_07 | 25/10/2011 | Progettazione di una ALU. I due stadi. Addizione su 32 bit. Overflow. Comparazione (Prof. Borghese, ultima modifica 24.10.12). |
| L_08 | 30/10/2012 | Anticipazione del riporto. Introduzione al firmware. Circuiti firmware della moltiplicazione intera (Prof. Borghese, ultima modifica 05.11.11). |
| B_04 | 31/10/2012 |
Laboratorio ad aule riunite, cognimi A-Z: Sommatori, Moltiplicatori Firmware, ALU & Ripasso. (Dott. Marchi - Dott. Frosio) |
| 01/11/2012 | Festività di Tutti i Santi. | |
| L_09 | 06/11/2012 | La divisione ed i circuiti firmware della divisione. Aritmetica ed addizionatore floating point. (Prof. Borghese, ultima modifica 06.11.12). |
| B_05 | 07/11/2011 08/11/2012 |
Esercitazione sui divisori e moltiplicatori. (Dott. Marchi - Dott. Frosio) |
| E_01 | 08/11/2012 |
Esercitazione di ripasso (Prof. Borghese) |
| C_01 | 13/11/2012 | Primo compitino (fino alla lezione 9 compresa). Aula e ora de definire. Esercizi (16.10.2012). Risultati. |
|
Logica sequenziale |
||
| B_06 | 14/11/2012 15/11/2012 |
Laboratorio: Incrementatori combinatori, Moltiplicatori Hardware (Dott. Marchi - Dott. Frosio) |
| 15/11/2012 | Lezione sospesa | |
| L_10 | 20/11/2012 |
Temporizzazione dei circuiti booleani. Circuiti sequenziali. Tabelle di transizione e di eccitazione. I latch SC. I latch D (Prof. Borghese, ultima modifica 22.11.12). |
| B_07 | 21/11/2012 22/11/2012 |
Esercitazione: latch e flip-flop. Laboratorio: Circuiti temporizzati (Dott. Marchi - Dott. Frosio) |
| L_11 | 22/11/2012 | I registri ed il register file. Problemi di temporizzazione. I flip-flop. (Prof. Borghese, ultima modifica 22.11.12). |
| L_12 | 27/11/2012 | Macchine a stati finiti. Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (Prof. Borghese, ultima modifica 27.11.12). |
| B_08 | 28/11/2012 29/11/2012 |
Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Marchi - Dott. Frosio) |
| E_02 | 29/11/2011 | Esempi di Macchina a stati finiti (Prof. Borghese, ultima modifica 29.11.11) |
| L_13 | 04/12/2011 |
L'ISA ed il linguaggio macchina. Architettura delle istruzioni: tipi R, I e J. Modalità di indirizzamento. (Prof. Borghese, ultima modifica 04.12.12). |
| B_09 | 05/12/2012 06/12/2012 |
Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Marchi) |
| L_14 | 06/12/2012 | Architettura di riferimento, Architetture RISC e CISC. La struttura della CPU. La CPU ed il ciclo di esecuzione: Control path e data path. Costruzione di una CPU a ciclo singolo per istruzioni di tipo R e di accesso alla memoria (Prof. Borghese, ultima modifica 06.12.12). |
| 11/12/2012 | Lezione sospesa per missione del docente | |
| B_10 | 12/12/2012 13/12/2012 |
Laboratorio: Automi ed ALU (Dott. Marchi) |
| L_15 | 13/12/2012 | Costruzione della CPU per istruzioni di salto. Sintesi del controllore della ALU. Sintesi dell'Unità di Controllo principale ed analisi del data-path per CPU a ciclo singolo (Prof. Borghese, ultima modifica 17.12.10). |
| B_11 | 19/12/2012 20/12/2012 |
Laboratorio: impostazione del progetto d'esame (Dott. Marchi) |
| E_03 | 18/12/2012 | Esempi di esecuzione delle istruzioni (Prof. Borghese, ultima modifica ) |
| B_12 | 09/01/2013 10/01/2013 |
Laboratorio: impostazione del progetto d'esame (Dott. Marchi) |
| C_02 | 10/01/2013 | Secondo compitino. Esercizi (16.12.2011). Giovedì 10 Gennaio, ore 10.30 in aula G24. Risultati. |