

ISA e linguaggio macchina

Prof. Alberto Borghese
Dipartimento di Scienze dell'Informazione
borgese@di.unimi.it

Università degli Studi di Milano

Riferimento sul Patterson: capitolo 4.2 , 4.4, D1, D2.


A.A. 2012-2013 1/55 http:\\borgese.di.unimi.it\





Introduzione alla CPU

- **ISA e linguaggio macchina**
- I diversi tipi di istruzioni: R, I, J

A.A. 2012-2013 2/55 http:\\borgese.di.unimi.it\



Definizione di un'ISA



Definizione del funzionamento: insieme delle istruzioni (interfaccia verso i linguaggi ad alto livello).

- Tipologia di istruzioni.
- Meccanismo di funzionamento.

Definizione del formato: codifica delle istruzioni (interfaccia verso l'HW).

- Formato delle istruzioni.
- Suddivisione in gruppi omogenei dei bit che costituiscono l'istruzione.



A.A. 2012-2013 5/55 <http://borghese.di.unimi.it/>

Tipi di istruzioni

- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
 - Istruzioni aritmetico-logiche;
 - Istruzioni di trasferimento da/verso la memoria (*load/store*);
 - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
 - Istruzioni di trasferimento in ingresso/uscita (I/O).

A.A. 2012-2013 6/55 <http://borghese.di.unimi.it/>

Le istruzioni di un'ISA



Devono contenere tutte le informazioni necessarie ad eseguire il ciclo di esecuzione dell'istruzione: registri, comandi,

Ogni architettura di processore ha il suo linguaggio macchina

- Architettura dell'insieme delle istruzioni elementari messe a disposizione dalla macchina (in linguaggio macchina).
 - **ISA (Instruction Set Architecture)**
- Due processori con lo stesso linguaggio macchina hanno la stessa architettura delle istruzioni anche se le implementazioni hardware possono essere diverse.
- Consente al SW di accedere direttamente all'hardware di un calcolatore.


L'architettura delle istruzioni, specifica come vengono costruite le istruzioni in modo tale che siano comprensibili alla macchina (in linguaggio macchina).

A.A. 2012-2013 7/55 http://borgese.di.unimi.it/


Insieme delle istruzioni

software



add \$s0, \$s1, \$s2


hardware



00000010000100001100100000010000

Quale è più facile modificare?

A.A. 2012-2013 8/55 http://borgese.di.unimi.it/





Le istruzioni in linguaggio macchina

- Linguaggio di programmazione direttamente comprensibile dalla macchina
 - Le parole di memoria sono interpretate come *istruzioni*
 - Vocabolario è *l'insieme delle istruzioni (instruction set)*

**Programma in
linguaggio ad alto livello
(C)**



```
a = a + c
b = b + a
var = m [a]
```



**Programma in linguaggio
macchina**

```
011100010101010
000110101000111
000010000010000
001000100010000
```


A.A. 2012-2013 9/55 http://borghese.di.unimi.it/


Linguaggio assembler

- **Le istruzioni assembler sono una rappresentazione simbolica del linguaggio macchina comprensibile dall'HW.**
- Rappresentazione simbolica del linguaggio macchina
 - Più comprensibile del linguaggio macchina in quanto utilizza simboli invece che sequenze di bit
- Rispetto ai linguaggi ad alto livello, l'assembler fornisce limitate forme di controllo del flusso e non prevede articolate strutture dati
- Linguaggio usato come linguaggio target nella fase di compilazione di un programma scritto in un linguaggio ad alto livello (es: C, Pascal, ecc.)
- Vero e proprio linguaggio di programmazione che fornisce la visibilità diretta sull'hardware.

A.A. 2012-2013 10/55 http://borghese.di.unimi.it/



Linguaggio C: somma dei primi 100 numeri




```


main()
{
    int i;
    int sum = 0;
    for (i = 0; i <= 100; i = i + 1)
        sum = sum + i*i;
    printf("La somma da 0 a 100 è
%d\n", sum);
}

```

A.A. 2012-2013 11/55 <http://borgese.di.unimi.it/>



Linguaggio assembly: somma dei primi 100 numeri



```

.text
.align 2
.globl main
main:
    subu $sp, $sp, 32
    sw $ra, 20($sp)
    sw $a0, 32($sp)
    sw $0, 24($sp)
    sw $0, 28($sp)
loop: lw $t6, 28($sp)
    lw $t8, 24($sp)
    mult $t4, $t6, $t6
    addu $t9, $t8, $t4
    addu $t9, $t8, $t7
    sw $t9, 24($sp)
    addu $t7, $t6, 1
    sw $t7, 28($sp)
    bne $t5, 100, loop
    .....

```

A.A. 2012-2013 12/55 <http://borgese.di.unimi.it/>






Assembler come linguaggio di programmazione

- Principali *svantaggi* della programmazione in linguaggio assembly:
 - Mancanza di portabilità dei programmi su macchine diverse
 - Maggiore lunghezza, difficoltà di comprensione, facilità d'errore rispetto ai programmi scritti in un linguaggio ad alto livello

- Principali *vantaggi* della programmazione in linguaggio assembly:
 - Ottimizzazione delle prestazioni.
 - Massimo sfruttamento delle potenzialità dell'hardware sottostante.

- Le strutture di controllo hanno forme limitate
- Non esistono tipi di dati all'infuori di interi, virgola mobile e caratteri.
- La gestione delle strutture dati e delle chiamate a procedura deve essere fatta in modo esplicito dal programmatore.

A.A. 2012-2013 13/55 <http://borghese.di.unimi.it/>





Assembler come linguaggio di programmazione


- Alcune applicazioni richiedono un approccio *ibrido* nel quale le parti più critiche del programma sono scritte in assembly (per massimizzare le prestazioni) e le altre parti sono scritte in un linguaggio ad alto livello (le prestazioni dipendono dalle capacità di ottimizzazione del compilatore).
Esempio: Sistemi embedded o dedicati

Sistemi “automatici” di traduzione da linguaggio ad alto livello (linguaggio C) ad assembly e codice binario ed implementazione circuitale (e.g. sistemi di sviluppo per FPGA).

A.A. 2012-2013 14/55 <http://borghese.di.unimi.it/>






I registri del register file



Nome	Numero	Utilizzo
\$zero	0	costante zero
\$at	1	riservato per l'assemblatore
\$v0-\$v1	2-3	valori di ritorno di una procedura
\$a0-\$a3	4-7	argomenti di una procedura
\$t0-\$t7	8-15	registri temporanei (non salvati)
\$s0-\$s7	16-23	registri salvati
\$t8-\$t9	24-25	registri temporanei (non salvati)
\$k0-\$k1	26-27	gestione delle eccezioni
\$gp	28	puntatore alla global area (dati)
\$sp	29	stack pointer
\$s8	30	registro salvato (fp)
\$ra	31	indirizzo di ritorno

A.A. 2012-2013 15/55 http://borghese.di.unimi.it/





Definizione di un'ISA



Definizione del funzionamento: insieme delle istruzioni (interfaccia verso i linguaggi ad alto livello).

- Tipologia di istruzioni.
- Meccanismo di funzionamento.

Definizione del formato: codifica delle istruzioni (interfaccia verso l'HW).

- Formato delle istruzioni.
- Suddivisione in gruppi omogenei dei bit che costituiscono l'istruzione.



A.A. 2012-2013 17/55 <http://borghese.di.unimi.it/>



Tipi di istruzioni

- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
 - Istruzioni aritmetico-logiche;
 - Istruzioni di trasferimento da/verso la memoria (*load/store*);
 - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
 - Istruzioni di trasferimento in ingresso/uscita (I/O).

A.A. 2012-2013 18/55 <http://borghese.di.unimi.it/>

Le istruzioni di un'ISA



Devono contenere tutte le informazioni necessarie ad eseguire il ciclo di esecuzione dell'istruzione: registri, comandi,

Ogni architettura di processore ha il suo linguaggio macchina

- Architettura dell'insieme delle istruzioni elementari messe a disposizione dalla macchina (in linguaggio macchina).
 - **ISA (Instruction Set Architecture)**
- Due processori con lo stesso linguaggio macchina hanno la stessa architettura delle istruzioni anche se le implementazioni hardware possono essere diverse.
- Consente al SW di accedere direttamente all'hardware di un calcolatore.


L'architettura delle istruzioni, specifica come vengono costruite le istruzioni in modo tale che siano comprensibili alla macchina (in linguaggio macchina).

A.A. 2012-2013 19/55 http://borgese.di.unimi.it/


Insieme delle istruzioni

software



add \$s0, \$s1, \$s2


hardware



00000010000100001100100000010000

Quale è più facile modificare?


A.A. 2012-2013 20/55 http://borgese.di.unimi.it/



MIPS: Software conventions for Registers

0	zero constant 0	16	s0 callee saves
1	at reserved for assembler	...	(caller can clobber)
2	v0 expression evaluation &	23	s7
3	v1 function results	24	t8 temporary (cont'd)
4	a0 arguments	25	t9
5	a1	26	k0 reserved for OS kernel
6	a2	27	k1
7	a3	28	gp Pointer to global area
8	t0 temporary: caller saves	29	sp Stack pointer
...	(callee can clobber)	30	fp frame pointer (s8)
15	t7	31	ra Return Address (HW)



A.A. 2012-2013 21/55 <http://borghese.di.unimi.it/>



Lettura dell'istruzione (fetch)

- Istruzioni e dati risiedono nella memoria principale, dove sono stati caricati attraverso un'unità di ingresso.
- L'esecuzione di un programma inizia quando il registro PC punta alla (contiene l'indirizzo della) prima istruzione del programma in memoria.
- Il segnale di controllo per la lettura (READ) viene inviato alla memoria.
- Trascorso il tempo necessario all'accesso in memoria, la parola indirizzata (in questo caso la prima istruzione del programma) viene letta dalla memoria e trasferita nel registro IR.
- Il contenuto del PC viene incrementato in modo da puntare all'istruzione successiva.



A.A. 2012-2013 22/55 <http://borghese.di.unimi.it/>

Decodifica dell'istruzione

- L'istruzione contenuta nel registro IR viene decodificata per essere eseguita. Alla fase di decodifica corrisponde la predisposizione della CPU (apertura delle vie di comunicazione appropriate) all'esecuzione dell'istruzione.
- In questa fase vengono anche recuperati gli operandi. Nelle architetture MIPS gli operandi possono essere solamente nel Register File oppure letti dalla memoria.
 - Architetture a registri:
 - Se un operando risiede in memoria, deve essere prelevato caricando l'indirizzo dell'operando nel registro MAR della memoria e attivando un ciclo di READ della memoria.
 - L'operando letto dalla memoria viene posto nel registro della memoria MDR per essere trasferito alla ALU, che esegue l'operazione. Nelle architetture MIPS, l'operando viene trasferito nel Register file nella fase di Scrittura.
 - Architetture LOAD/STORE:
 - Le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche.

A.A. 2012-2013 23/55 http://borghese.di.unimi.it/

Calcolo dell'istruzione (esecuzione)

Viene selezionata all'interno della ALU l'operazione prevista dall'istruzione e determinata in fase di decodifica dell'istruzione.

Tra le operazioni previste, c'è anche la formazione dell'indirizzo di memoria da cui leggere o su cui scrivere un dato.

A.A. 2012-2013 24/55 http://borghese.di.unimi.it/



Lettura / Scrittura in memoria



In questa fase il dato presente in un registro, viene scritto in memoria oppure viene letto dalla memoria un dato e trasferito ad un registro.

Questa fase non è richiesta da tutte le istruzioni

Nel caso particolare di Architetture LOAD/STORE, quali MIPS, le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche. Se effettuo una Lettura / Scrittura, **non** eseguo operazioni aritmetico logiche sui dati.

Sistema di memoria “sganciato” dalla coppia register-file + CPU.

A.A. 2012-2013

25/55

<http://borghese.di.unimi.it/>

Scrittura in register file (write-back)



- Il risultato dell'operazione può essere memorizzato nei registri ad uso generale oppure in memoria.
- Non appena è terminato il ciclo di esecuzione dell'istruzione corrente (termina la fase di Write Back), si preleva l'istruzione successiva dalla memoria.

A.A. 2012-2013

26/55

<http://borghese.di.unimi.it/>






Introduzione alla CPU

- ISA e linguaggio macchina
- I diversi tipi di istruzioni: R, I, J

A.A. 2012-2013

27/55

<http://borghese.di.unimi.it/>

Istruzioni di tipo R: esempio

`add $t0, $s1, $s2`

0	17	18	8	0	32
---	----	----	---	---	----

↓


000000	10001	10010	01000	00000	100000
--------	-------	-------	-------	-------	--------

0x02324020


A.A. 2012-2013

28/55

<http://borghese.di.unimi.it/>



Istruzioni di tipo R: esempi




Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sub \$t0, \$s1, \$s2	000000	10001	10010	01000	00000	100010

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
and \$s1, \$s2, \$s3	000000	10010	10011	10001	00000	100100


Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sll \$s1, \$s2, 7	000000	X	10010	10001	00111	000000
					(7)	
						$s1 = s2 * 2^7$

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
srl \$s1, \$s2, 7	000000	X	10010	10001	00111	000010
					(7)	
						$s1 = s2 * 2^{-7}$

A.A. 2012-2013 29/55 http://borghese.di.unimi.it/




Formato istruzioni di tipo I




op	rs	rt	costante
6 bit	5 bit	5 bit	16 bit

- In questo caso, i campi hanno il seguente significato:
 - **op** identifica il tipo di istruzione;
 - **rs** indica il registro sorgente. Nel caso di una lw contiene il registro base;
 - **rt** indica il registro target. Nel caso di una lw, contiene il registro destinazione dell'istruzione di caricamento;
 - **costante**. Nel caso di una lw riporta lo spiazzamento (offset).

A.A. 2012-2013 30/55 http://borghese.di.unimi.it/



Versione I di istruzioni aritmetico-logiche




Nome campo	op	rs	rt	costante			
Dimensione	6-bit	5-bit	5-bit	16-bit			
addi \$s1, \$s2, 4	001000	10010	10001	0000	0000	0000	0100


Nome campo	op	rs	rt	costante			
Dimensione	6-bit	5-bit	5-bit	16-bit			
slti \$t0, \$s2, 8	001010	10010	01000	0000	0000	0000	1000

\$t0 = 1 if \$s2 < 8

A.A. 2012-2013
31/55
<http://borghese.di.unimi.it/>




Memoria Principale e parole



- In genere, la dimensione della parola di memoria non coincide con la dimensione dei registri contenuti nella *CPU*.
- Per ottimizzare i tempi, ad ogni trasferimento vengono trasferiti contemporaneamente un numero di byte pari o multiplo del numero di byte che costituisce la parola dell'architettura.
⇒ l'operazione di *load/store* di una parola avviene in un singolo ciclo di clock del bus.
- Le parole hanno quindi generalmente indirizzo in memoria che è multiplo di 4.
=> Problema dell'allineamento dei dati.

A.A. 2012-2013
32/55
<http://borghese.di.unimi.it/>




Organizzazione logica della memoria

Nei sistemi basati su processore MIPS (e Intel) la memoria è solitamente divisa in **tre** parti:

- **Segmento testo:** contiene le **istruzioni** del programma
- **Segmento dati:** ulteriormente suddiviso in:
 - **dati statici:** contiene dati la cui dimensione è conosciuta al momento della compilazione e il cui intervallo di vita coincide con l'esecuzione del programma
 - **dati dinamici:** contiene dati ai quali lo spazio è allocato dinamicamente al momento dell'esecuzione del programma su richiesta del programma stesso.
- **Segmento stack:** contiene lo stack allocato automaticamente da un programma durante l'esecuzione.

A.A. 2012-2013 34/55 http://borghese.di.unimi.it/



Istruzioni di trasferimento dati

- Gli operandi di una istruzione aritmetica devono risiedere nei registri che sono in numero limitato (32 nel MIPS). I programmi in genere richiedono un numero maggiore di variabili.
- Cosa succede ai programmi i cui dati richiedono più di 32 registri (32 variabili)?
Alcuni dati risiedono in memoria.
- La tecnica di mettere le variabili meno usate (o usate successivamente) in memoria viene chiamata **Register Spilling**.

↓

Servono istruzioni apposite per trasferire dati da memoria a registri e viceversa

A.A. 2012-2013 36/55 http://borghese.di.unimi.it/




Indirizzamento della memoria dati



Base +



Spiazzamento

MIPS fornisce due operazioni base per il trasferimento dei dati:

- lw (load word)** per trasferire una parola di memoria in un registro della CPU
- sw (store word)** per trasferire il contenuto di un registro della CPU in una parola di memoria

lw e sw richiedono come argomento l'indirizzo della locazione di memoria sulla quale devono operare

A.A. 2012-2013
37/55
<http://borghese.di.unimi.it/>



Istruzione *load*

- L'istruzione di *load* trasferisce una copia dei dati/istruzioni contenuti in una specifica locazione di memoria ai registri della *CPU*, lasciando inalterata la parola di memoria:

```
load LOC, r1      # r1 ← [LOC]
```

- La *CPU* invia l'indirizzo della locazione desiderata alla memoria e richiede un'operazione di lettura del suo contenuto.
- La memoria effettua la lettura dei dati memorizzati all'indirizzo specificato e li invia alla *CPU*.

A.A. 2012-2013
38/55
<http://borghese.di.unimi.it/>



Istruzione di *store*

- L'istruzione di *store* trasferisce una parola di informazione dai registri della *CPU* in una specifica locazione di memoria, sovrascrivendo il contenuto precedente di quella locazione:

$$\text{store } r2, \text{LOC} \qquad \# [\text{LOC}] \leftarrow r2$$

- La *CPU* invia l'indirizzo della locazione desiderata alla memoria, assieme con i dati che vi devono essere scritti e richiede un'operazione di scrittura.
- La memoria effettua la scrittura dei dati all'indirizzo specificato.


A.A. 2012-2013
39/55
<http://borghese.di.unimi.it/>



Indirizzamento della memoria

Base + spiazamento
Base + Offset

$$\text{Address_final} = \text{Base_address} + \text{Offset}$$





A.A. 2012-2013
40/55
<http://borghese.di.unimi.it/>

Istruzione lw


- Nel MIPS, l'istruzione **lw** ha tre argomenti:
 - il *registro destinazione* in cui caricare la parola letta dalla memoria
 - una costante o *spiazzamento (offset)*
 - un registro base (*base register*) che contiene il valore dell'indirizzo base (*base address*) da sommare alla costante.
- L'indirizzo della parola di memoria da caricare nel registro destinazione è ottenuto dalla somma della costante e del contenuto del registro base.

A.A. 2012-2013 41/55 http://borgese.di.unimi.it/


Istruzione lw: trasferimento da memoria a registro

```
lw $s1, 100($s2)    # $s1 ← M[ [$s2] + 100 ]
```




Al registro destinazione \$s1 è assegnato il valore contenuto all'indirizzo di memoria (\$s2 + 100) in byte.

A.A. 2012-2013 42/55 http://borgese.di.unimi.it/



Istruzione sw: trasferimento da registro a memoria




Possiede argomenti analoghi alla lw

Esempio:


```
sw $s1, 100($s2)    # M[ [$s2] + 100 ] ← $s1
```

Alla locazione di memoria di indirizzo ($\$s2 + 100$) è assegnato il valore contenuto nel registro $\$s1$

A.A. 2012-2013
43/55
<http://borghese.di.unimi.it/>




Istruzioni di tipo I: esempio




Con questo formato una istruzione lw (sw) può indirizzare byte nell'intervallo -2^{15} ($-32K$) ÷ $+2^{15}-1$ ($32K - 1$) rispetto all'indirizzo base: indirizzo = indirizzo_base + offset.

lw \$t0, 32(\$s3)




35	19	8	32
----	----	---	----




100011	10011	01000	000000000100000
--------	-------	-------	-----------------

0x8E680020

A.A. 2012-2013
44/55
<http://borghese.di.unimi.it/>



Istruzioni di tipo I: esempi




Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
lw \$t0, 32 (\$s3)	100011	10011	01000	0000	0000	0010	0000


Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
sw \$t0, 32 (\$s3)	101011	10011	01000	0000	0000	0010	0000

Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
addi \$t0, \$s3, 64	001000	10011	01000	0000	0000	0100	0000

A.A. 2012-2013
45/55
<http://borghese.di.unimi.it/>




Istruzioni di salto condizionato




- Salti condizionati relativi:
 - **beq r1, r2, L1** (*branch on equal*)
 - **bne r1, r2, L1** (*branch on not equal*)


- Salti condizionati relativi:
 - Il flusso sequenziale di controllo cambia solo se la condizione è vera. (beq)
 - Il calcolo del valore dell'etichetta **L1** (indirizzo di destinazione del salto) è relativo al Program Counter (PC).



A.A. 2012-2013
46/55
<http://borghese.di.unimi.it/>



Branch: esempi




Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, 100</code>	000100	10001	10010	0000	0000	0001	1001

L1 = 100 in byte Codifica su 18 bit: (00) 000 0000 0001 1001(00) in binario.


Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, -100</code>	000100	10001	10010	1111	1111	1110	0111

L1 = -100 in byte Codifica su 18 bit: (11)111 1111 1110 0111(00) in binario.

A.A. 2012-2013
47/55
<http://borghese.di.unimi.it/>



Allargamento dello spazio di indirizzamento



0000	0	0
0100	1	4
1000	2	8
1100	3	12

Considero 64Mword (64M istruzioni) invece di 64Kbyte. Lo spazio indirizzabile all'interno del segmento di testo è di 64Kword * 4 = 256Kbyte.

PC

00

Offset

16 bit

PC

00

Offset

16 bit

A.A. 2012-2013
48/55
<http://borghese.di.unimi.it/>

I salti incondizionati

Salti incondizionati assoluti (j, jal...) – **Formato J**: j 80000

Il salto viene sempre eseguito.
L'indirizzo di destinazione del salto è un indirizzo assoluto di memoria.
L'indirizzo di destinazione del salto è un numero sempre positivo.

2 Gbyte

256Mbyte

4Mbyte

0

Stack

↓

↑

Dati Dinamici

Dati Statici

Testo

Riservata S.O.

Segmento dati

Segmento testo

A.A. 2012-2013 49/55 http://borghese.di.unimi.it/

Formato istruzioni di tipo J

- E' il formato usato per le istruzioni di salto incondizionato (*jump*):



op	indirizzo
6 bit	26 bit

- In questo caso, i campi hanno il seguente significato:
 - **op** indica il tipo di operazione;
 - **indirizzo** (composto da **26-bit**) riporta una parte (26 bit su 32) dell'indirizzo **assoluto** di destinazione del salto.
- I 26-bit del campo **indirizzo** rappresentano un indirizzo di parola (**word address**) 2^{26} parole.

PC

		00
4 bit (invariati)	26 bit	2 bit

A.A. 2012-2013 50/55 http://borghese.di.unimi.it/

Salti incondizionati indiretti



jr rs (jump register con **formato R**)

- Salta all'indirizzo di memoria **assoluto** contenuto nel registro **rs** (spazio di 2^{32} Word cioè 2^{34} byte = 8 Gbyte > intero spazio di memoria)

0	rs	0	0	0	8
---	----	---	---	---	---

Occorre costruire un indirizzo su 32 bit. Per fare ciò si possono utilizzare le costanti. Per come caricare costanti su 32 bit, vedere l'ultima parte delle slide.

A.A. 2012-2013 51/55 <http://borghese.di.unimi.it/>





Codifica delle istruzioni


- Tutte le istruzioni MIPS hanno la **stessa** dimensione (**32 bit**) – **Architettura RISC**.
- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
 - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3** tipi (formati):
 - Tipo R (register)** – Lavorano su **3 registri**.
 - Istruzioni aritmetico-logiche.
 - Tipo I (immediate)** – Lavorano su **2 registri**. L'istruzione è suddivisa in un **gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante**.
 - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
 - Tipo J (jump)** – Lavora **senza registri: codice operativo + indirizzo di salto**.
 - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2012-2013 52/55 <http://borghese.di.unimi.it/>



Formato R ed operazioni logico-matematiche



Non tutte le operazioni logico-matematico, sono di tipo R.

Le operazioni logico-matematiche di tipo R hanno codice operativo 0.

Non tutte le operazioni con codice operativo 0 sono logico-matematiche (ad esempio ci sono le istruzioni di *jr, syscall...*).

Occorre distinguere il funzionamento dell'istruzione elementare dalla sua codifica.


- Codifiche simili (e.g. Tipo R) possono essere condivise da istruzioni di tipo diverso (e.g. aritmetico-logiche, salto).
- Codifiche diverse (e.g. Tipo I e Tipo R) possono essere condivise da istruzioni dello stesso tipo (e.g. add ed addi)

Non c'è corrispondenza 1 a 1, tra tipi strutturali e tipi funzionali.

A.A. 2012-2013


53/55


<http://borghese.di.unimi.it/>



La mappa dei codici operativi

FIGURE A.10.2
del Patterson Hennessy





A.A. 201:

<http://borghese.di.unimi.it/>



Introduzione alla CPU



- ISA e linguaggio macchina
- I diversi tipi di istruzioni: R, I, J