N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso. Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
Approfondimenti sulle esercitazioni possono essere trovati sulla pagina WEB del Dott. Marchi relativa al corso.
| Introduzione | ||
| L_01 | 06/03/2007 | Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (ultima modifica 06.03.07). |
| L_02 | 07/03/2007 | Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali. Rappresentazione binaria dei numeri decimali. Lo standard IEEE754 (ultima modifica 07.03.07). |
| E_01 | 08/03/2007 |
Esercitazione: Operazioni sui numeri binari. Soluzioni. |
| Logica combinatoria | ||
| L_03 | 09/03/2007 | L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (ultima modifica 13.03.07). |
| L_04 | 13/03/2007 |
Dalla funzione al circuito. Dalla tabella della verità al circuito:. la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (ultima modifica 13.03.07). |
| 14/03/2007 | Implementazione circuitale di funzioni logiche mediante PLA e ROM. Maxtermini. Seconda forma canonica di rappresentazione delle funzioni booleane. Circuiti combinatori notevoli (ultima modifica 14.03.07). | |
| E_02 | 15/03/2007 | Esercitazione: Sintesi delle funzioni booleane. Soluzioni. |
| Le unità aritmetico-logiche | ||
| L_06 | 16/03/2007 | Addizionatori. Il problema del riporto. Moltiplicatori HW. (ultima modifica 20.03.07). |
| L_07 | 20/03/2007 | Progettazione di una ALU. I due stadi. Addizione su 32 bit. Overflow. Comparazione (ultima modifica 21.03.07). |
| L_08 | 21/03/2007 | Anticipazione del riporto. Introduzione al firmware. Circuiti firmware della moltiplicazione intera(ultima modifica 22.03.07). |
| E_03 | 22/03/2007 | Esercitazione: circuiti per l'addizione e la sottrazione. ALU. Soluzioni. |
|
Logica sequenziale |
||
| L_09 | 23/03/2007 |
Temporizzazione dei circuiti booleani. Circuiti sequenziali. Tabelle di transizione e di eccitazione. I latch SC. I latch D (ultima modifica 22.03.07). |
| L_10 | 27/03/2007 | I flip-flop. Problemi di temporizzazione. Il register file (ultima modifica 22.03.07). |
| L_11 | 28/03/2007 |
Macchine a stati finiti. Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (ultima modifica 28.03.07). |
| E_04 | 29/03/2007 | Esercitazione: Bistabili. Soluzioni. |
|
L'Interfaccia HW / SW : L'Instruction Set Architecture (ISA) |
||
| L_12 | 30/03/2007 | Definizione dell'ISA. L'assembly. Istruzioni aritmetiche nel MIPS. L'organizzazione della memoria. Istruzioni di lettura / scrittura: register spilling (ultima modifica 30.03.07). |
| Logica sequenziale | ||
| C_01 | sabato |
Primo compitino (fino al contenuto della lezione 10 compresa). Esercizi (ultima modifica 16.03.07). Risultati (ora disponibili). Orario: 9.00 - 12.30. |
|
L'Interfaccia HW / SW : L'Instruction Set Architecture (ISA) |
||
| L_13 | 03/04/2007 | Istruzioni di controllo del flusso: salti condizionati ed incondizionati. La Jump Address Table (ultima modifica 03.04.07). |
| L_14 | 04/04/2007 |
Meccanismi di chiamata delle procedure. Lo stack. Le procedure annidate. Esempi (ultima modifica 07.04.07). |
5,6,10,11 |
Sospensione delle lezioni per le vacanze di Pasqua. | |
| E_05 | 12/04/2007 | Macchina a stati finiti. |
| L_15 | 13/04/2007 |
Compilazione e linker: dal programma all'eseguibile. Le direttive del compilatore Assembly. Programmi assembly e la loro emulazione di SPIM. Esempi e procedure ricorsive. (ultima modifica 15.04.07). |
| L_16 | 17/04/2007 | Il linguaggio macchina. Architettura delle istruzioni: tipi R, I e J. Modalità di indirizzamento. Utilizzo delle costanti. (ultima modifica 17.04.07). |
|
La struttura di un'architettura |
||
| L_17 | 18/04/2007 | Architettura di riferimento. Architetture RISC e CISC. La struttura della CPU. La CPU ed il ciclo di esecuzione: Control path e data path. Costruzione di una CPU a ciclo singolo (ultima modifica 11.05.07). |
|
L'Interfaccia HW / SW : L'Instruction Set Architecture (ISA) |
||
| E_06 | 19/04/2007 | Esercitazione: assembly. |
|
La struttura di un'architettura |
||
| L_18 | 20/04/2007 | Sintesi del controllore della ALU. Sintesi dell'Unità di Controllo principale ed analisi del data-path per CPU a ciclo singolo (ultima modifica 21.04.07). |
|
L'Interfaccia HW / SW : L'Instruction Set Architecture (ISA) |
||
| C_02 | 24/04/2007 | Secondo compitino (fino alle lezione 16 compresa) Esercizi (ultima modifica 15.04.07). Risultati. Orario: 8.20 - 10.30 in aula V1. |
| E_07 | 26/04/2007 | Esercitazione: CPU a singolo ciclo. |
|
La struttura di un'architettura |
||
| L_19 | 27/04/2007 | Problemi con l'esecuzione di istruzioni a ciclo singolo. CPU multi-ciclo per istruzioni aritmetiche, di accesso alla memoria e di salto. Confronto con la CPU a ciclo singolo. (ultima modifica 08.05.07). |
| 01/05/2007 | Festitività. Festa dei lavoratori (e degli studenti). | |
| L_20 | 02/05/2007 | L'unità di una CPU multi-ciclo: FSM. Sintesi dei segnali di controllo e della funzione stato prossimo (ultima modifica 04.05.07). |
| E_08 | 03/05/2007 | Esercitazione: CPU Multi-ciclo. |
| L_21 | 04/05/2007 | Interrupt ed eccezioni. La gestione vettorializzata e tramite registro. CPU multi-ciclo e la gesione SW/HW delle interruzioni. (ultima modifica 06.05.07). |
| L_22 | 08/05/2007 | Introduzione della pipeline. Principi di funzionamento. La struttura della CPU MIPS con pipeline. Il ruolo dei registri. Esecuzione in pipeline delle istruzioni di tipo R, lw/sw e branch. (ultima modifica 08.05.07). |
| L_23 | 09/05/2007 | Controllo della pipeline. Sintesi dell'Unità di Controllo per la CPU con pipeline (ultima modifica 09.05.07). |
| E_09 | 10/05/2007 | Esercitazione: CPU pipeline. |
| L_24 | 11/05/2007 | Criticità della pipeline e stallo . Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding (ultima modifica 12.05.07). |
| L_25 | 15/05/2007 | Criticità sui dati e stallo della pipeline. Soluzione degli Hazard sul controllo. Delayed branch. (ultima modifica 15.05.07). |
| L_26 | 16/05/2007 | Trend di sviluppo delle pipeline. Superpipeline e pipeline super-scalari. Static and Dynamic Issues. Una overview della pipeline del Pentium IV. (ultima modifica 16.05.07). |
| E_10 | 17/05/2007 | Esercitazione: Gestione degli Hazard. |
| Le memorie | ||
| L_27 | 18/05/2007 | Le memorie: gerarchia di memorie. Hit e Miss. Memoria cache. Mappatura diretta. Il campo tag di una cache (ultima modifica 30.05.07). |
|
La struttura di un'architettura |
||
| C_03 | 22/05/2007 | Terzo Compitino. CPU (fino alla lezione 26). Aula V3. Ore 10.30-13.30. Esercizi (ultima modifica 11.05.07). Risultati. |
| Le memorie | ||
| L_28 |
23/05/2007 |
Lettura / scrittura di una cache a mappatura diretta. Cache associative. Cache ad n vie. Cache coherence (ultima modifica 24.05.07). |
| E_11 | 24/05/2007 | Esercitazione: Le cache |
| L_29 | 25/05/2007 | Criteri di progettazione di una memoria cache. La tecnologia SRAM e DRAM. Codici di correzione degli errori (ultima modifica 25.05.07). |
| Le periferiche | ||
| L_30 | 29/05/2007 | Il bus. Tipologie di bus. I bus seriali: Firewire, USB e PCI-Express. Schemi di arbitraggio. Gestione dell'I/O. (ultima modifica 30.05.07). |
| 30/05/2007 | I driver. L'I/O a controllo di programma. Polling. Interrupt. DMA. I dischi (ultima modifica 30.05.07). | |
| E_12 | 31/05/2007 | Esercitazione in laboratorio: dentro un calcolatore (Questa esercitazione si terrà nella palestra di sistemi operativi, in Via Comelico con inizio alle ore 11.15). |
| L_32 | 01/06/2007 | Valutazione delle prestazioni: CPI e mix di istruzioni. Benchmark. Legge di Amdhal. Speed-up. Gerarchie di memorie (ultima modifica 25.05.07). |
| L_33 | 05/06/2007 | L'architettura INTEL. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica. (ultima modifica 06.06.07). |
| E_13 | 07/06/2007 | Esercitazione: Valutazione delle prestazioni e dell'I/O. |
| C_04 | 12/06/2007 | Quarto Compitino. Memorie. Prestazioni. I/O. Aula Beta di via Comelico. Ore 9.30. Esercizi (ultima modifica 09.06.06). Risultati. |