Programma del corso di Architettura degli Elaboratori II - A.A. 2023-2024

N.B.: Il diritto a scaricare il materiale accessibile da questa pagina è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page is granted only to the students regularly enrolled in the hereabove University course.

Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in verde le lezioni frontali in nero.

Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.

   

La CPU

L_01 04.03.2024 Introduzione. (Prof. Borghese, ultima modifica 04.03.24).
L_02 06.03.2024 Introduzione alla pipeline e principi di funzionamento. La struttura della CPU MIPS con pipeline e il ruolo dei registri. Unità di controllo (Prof. Borghese, ultima modifica 06.03.24).
L_03 11.03.2024 Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding. (Prof. Borghese, ultima modifica 11.03.24).
L_04 13.03.2024 Soluzione degli Hazard sui dati mediante stallo. Stall on load. Esempi di esecuzione. Hazard sul controllo (Prof. Borghese, ultima modifica 14.03.24).
L_05 18.03.2024

Hazard sul controllo e loro soluzione. Delayed branch. Branch prediction buffer (Prof. Borghese, ultima modifica 19.03.24).

L_06

20.03.2024

Interrupt ed eccezioni. La gestione HW delle eccezioni. (Prof. Borghese, ultima modifica 20.03.2024).
L_07 25.03.2024 Trend di sviluppo delle architetture. Parallelismo a livello di istruzione. Parallelizzazione statica e dinamica. Architetture SIMD e le istruzioni MMX, SSE e AVX. (Prof. Borghese, ultima modifica 26.03.24).
  27.03.2024 Sospensione della lezione per preparazione alla prova in itinere.
  01.04.2024 Festività: Lunedì dell'Angelo
E_01 03.04.2024 Esercitazione di ripasso.
    Le memorie
C_01 08.04.2024 Prima prova in itinere. Aula G14 (cognomi A-C), Aula Magna Alberto Bertoni (D-Z). Inizio ore 10.30. Risultati revisionati. Si potrà visionare il primo compitino Lunedì 6 Maggio dalle 12.30 alle 13.30, nel mio ufficio all'ottavo piano di Celoria 18.
L_08 10.04.2024 La gerarchia delle memorie. Le cache a mappatura diretta (Prof. Borghese, ultima modifica 10.04.24).
L_09 15.04.2024 Esercizi sulle cache a mappatura diretta. Porta lettura di una cache, memorie assoiciative e set-associative (Prof. Borghese, ultima modifica 15.04.24).
L_10 17.04.2024 Gestione miss. SRAM e struttura. DRAM. (Prof. Borghese, ultima modifica 17.04.24).
L_11 22.04.2024 Tecnica di "blocking". Codici di errore. Dispositivi di memoria (Prof. Borghese, ultima modifica 22.04.24).
   

Architetture avanzate

L_12 24.04.2024

I multi-core. Coerenza e consistenza della memoria. (Prof. Borghese, ultima modifica, 08.05.23).

L_13 29.04.2024

La virtualizzazione e la JVM. La memoria virtuale. La compilazione. (Prof. Borghese, ultima modifica 18.05.23).

  01.05.2024 Festività: 1o Maggio
L_14 06.05.2024

L'architettura INTEL. La pipeline dell'Intel Core i7 e dell'ARM Cortex A-53. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica (Prof. Borghese, ultima modifica 06.05.24).

L_15

08.05.2024

Bus e I/O. Gestione di un bus e arbitraggio. Gestione dell'input/output. (Prof. Borghese, ultima modifica (12.05.24).

L_16 13.05.2024 Valutazione delle prestazioni ed esercizi. (Prof. Borghese, ultima modifica (13.05.24).
  22.05.2024 Esercitazione di riepilogo.
C_02 03.06.2024 Esercizi. Seconda prova in itinere. Aula G14. Inizio ore 10.30. Risultati.