



Pipeline – criticità e forwarding

Prof. Alberto Borghese
Dipartimento di Informatica
alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.5, 4.6



Sommario


Criticità in una pipeline

Hazard sui dati

Propagazione



Pipeline - struttura



Data Path



Gli stadi di esecuzione



IF – Instruction Fetch

ID – Instruction Decode (e lettura register file)

EX – Esecuzione o calcolo dell'indirizzo di memoria.

MEM – Accesso alla memoria dati.

WB – Write Back (scrittura del risultato nel register file).

NB: I registri al termine di ogni fase prendono il nome dalle 2 fasi:

IF/ID

ID/EX

EX/MEM

MEM/WB

Perchè non c'è un registro WB/IF?

Il data-path e il control path procedono da sx a dx.



Il ruolo dei registri di pipeline



Ciascuno stadio produce un risultato. La parte di risultato che serve agli stadi successivi deve essere memorizzata in un registro insieme alle altre informazioni utili per l'esecuzione da quello stadio **fino alla fine**.

Un registro mantiene l'informazione anche se lo stadio riutilizza l'unità funzionale e scrive nel master del registro IF/ID.

Esempio: nella fase di fetch l'istruzione letta viene salvata alla fine della fase di fetch nel master del registro IF/ID (cf. Instruction Register). Alla commutazione del clock passa nello slave di IF/ID e lì rimane per un ciclo di clock anche se nella fase di fetch transita un'altra istruzione e scrive nella parte master di IF/ID.



Criticità (hazard)



Un'istruzione non può essere eseguita nel ciclo di clock immediatamente successivo a quello dell'istruzione precedente (mancano i dati necessari alla lavorazione di un qualche suo stadio).

Strutturali:

- Dovrei utilizzare la stessa unità funzionale due volte nello stesso ciclo di clock (e.g. se non avessi duplicato la ALU nella fase di EXE).

Controllo:

- Dovrei prendere una decisione (sull'istruzione successiva) prima che l'esecuzione dell'istruzione corrente sia terminata (e.g. Istruzioni successive a una branch).

Dati:

- Dovrei eseguire un'istruzione in cui uno dei dati è il risultato dell'esecuzione di un'istruzione precedente.




Soluzione delle criticità strutturali



Le criticità strutturali sono risolte con la duplicazione (calcolo) o suddivisione (memoria) delle unità funzionali.


Triplicazione delle ALU

Duplicazione della Memoria (stessa memoria ma separazione della memoria dati dalla memoria istruzioni).





Pipeline – criticità o hazard



Data Path

La fase di WB genera un cammino da dx (WB) a sx (DEC) sul data path
Una beq genera un cammino da dx (MEM) a sx (FF) sul control path

A.A. 2023-2024

borgese.di.unimi.it/



Sommario

Criticità in una pipeline

Hazard sui dati

Propagazione

A.A. 2023-2024

10/51

<http://borgese.di.unimi.it/>



Esempio di hazard sui dati



In linguaggio C:

$$s0 = t3 - (t1 + t2);$$

In linguaggio assembler:

add \$t0, \$t1, \$t2

sub \$s0, \$t3, \$t0

Supponiamo all'inizio:


$$\$t0 = 0; \$t1 = 3; \$t2 = 5; \$t3 = 8;$$

Alla fine deve risultare: $\$s0 = 8 - (3+5) = 0;$



All'inizio: $\$t0 = 0; \$t1 = 3; \$t2 = 5; \$t3 = 8;$
Dopo la add $\$t0 = 8$

Data hazard - I






Come affrontare gli hazard



- Si può risolvere l'hazard...
 - ...*aspettare*
 - si mette lo stadio opportuno dell'istruzione dipendente dalla precedente in pausa
 - il controllo della pipeline deve individuare il problema prima che avvenga! **Stallo**.
 - ...*prevenire*
 - Il compilatore, come ottimizzazione, può **riordinare le istruzioni** in modo che il risultato sia lo stesso ma non ci siano hazard
 - ...*modificare la CPU*
 - ...*scartare istruzioni*
 - si butta via l'attuale lavoro della pipeline e si ricomincia ("flushing" della pipeline)
 - è sufficiente individuare il problema DOPO che è avvenuto
 - Es: l'istruzione successiva (a sx) ha usato in lettura un registro che è stato appena modificato dall'istruzione precedente (dx)? → **flush**.
 - Es: l'istruzione precedente (a dx) ha effettuato un salto e quindi successive (a sx) sta lavorando con un PC e IR sbagliato? → **flush**.
 - ...*prevedere*
 - attraverso alcuni meccanismi di **predizione** preposti, l'architettura stessa tenta di predire su base statistica i risultati rilevanti dell'istruzione in corso (es il PC – "branch prediction", o il valore prodotto dall'istruzione – "value prediction"). Se la predizione si rivela corretta: tutto ok. Se si rivela sbagliata: **roll-back**.



Analisi dei data hazard – le dipendenze





Data Hazard – le dipendenze



add \$t0, \$t1, \$t2	IF	ID	EX \$t1+\$t2	MEM	WB write t0				
sub \$s0, \$t3, \$t0		IF	ID	EX \$t3 - \$t0	MEM	WB			
or \$s1, \$t0, \$t2			IF	ID	EX \$t0 or \$t2	MEM	WB		
and \$s2, \$t0, \$t5				IF	ID	EX \$t0 & \$t5	MEM	WB	
sw \$s6, 100(\$t0)					IF	ID	EX \$t0 +100	MEM	WB

Le dipendenze sono **critiche (hazard)** quando il dato serve prima nel tempo di quando viene scritto nel RF


t\



Soluzione 1 – «aspettare» - stallo



Esempio:



Non carico istruzioni per 3 cicli di clock, la pipeline è **in stallo** per 3 cicli di clock, si inseriscono 3 bolle (**bubbles**) nella pipeline. E' una soluzione costosa in termini di throughput.



Soluzione 2 – «prevenire gli hazard» - riorganizzando il codice



<pre> add \$t0, \$t1, \$t2 sub \$s0, \$t3, \$t0 or \$s1, \$t0, \$t2 and \$s2, \$t0, \$t1 sw \$s6, 100(\$t0) add \$s5, \$t1, \$t3 addi \$s3, \$t4, 100 or \$s4, \$t5, \$t6 </pre>	<pre> add \$t0, \$t1, \$t2 nop nop nop sub \$s0, \$t3, \$t0 or \$s1, \$t0, \$t2 and \$s2, \$t0, \$t1 sw \$s6, 100(\$t0) add \$s5, \$t1, \$t3 addi \$s3, \$t4, 100 or \$s4, \$t5, \$t6 </pre>	<pre> add \$t0, \$t1, \$t2 add \$s5, \$t1, \$t3 addi \$s3, \$t4, 100 or \$s4, \$t5, \$t6 sub \$s0, \$t3, \$t0 or \$s1, \$t0, \$t2 and \$s2, \$t0, \$t1 sw \$s6, 100(\$t0) </pre>
---	--	---


Con lo stallo spreco di 3 cicli di clock (in modo che la fase IF dell'istruzione `sub $s0, $t3, $t0` vada a coincidere con la fase di WB della `add $s0, $t1, $t2`). **Situazione troppo frequente perché la soluzione sia accettabile.**

Il codice viene riorganizzato in fase di compilazione. Non sempre è possibile o efficace.

Esecuzione fuori ordine.



Soluzione 3 – “Modificare la CPU”



```

add $t0, $t1, $t2
sub $s0, $t3, $t0
or $s1, $t0, $t2
and $s2, $t0, $t1
sw $s6, 100($t0)
          
```

\$t0 contiene 0 all'inizio
\$t0 contiene 8 dopo la add



Data Hazard – le dipendenze




add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t0				
sub \$s0, \$t0, \$t3		IF	ID t0	EX t2 - t3	MEM	WB diff->s0			
or \$s1, \$t2, \$t0			IF	ID t2	EX t2 or t0	MEM	WB or -> s1		
and \$s2, \$t0, \$t5				IF	ID t0	EX t0 & t5	MEM	WB AND -> s2	
sw \$s6, 100(\$t0)					IF	ID	EX t0+100	MEM \$s6 -> Mem	WB

Il dato in \$t0 viene scritto nel Register File nella fase di WB della add, è pronto al clock successivo. Non è ancora pronto quando viene effettuata la decodifica della sub, della or e della and.





Analisi dell'hazard sulla and



Il contenuto del registro letto \$t0 si ferma nel registro ID/EX
 Il dato scritto si ferma nella "pancia" dei flip-flop del RF.

Soluzione dell'hazard sulla and





→ add \$t0, \$t1, \$t2 # $t1+t2 = 8$
 sub \$s0, \$t3, \$t0
 or \$s1, \$t0, \$t2
 → and \$s2, \$t0, \$t1 # $t0 = 8 \neq 0$
 sw \$s6, 100(\$t0)

Il contenuto aggiornato di \$t0 (=8) è già nel register file (nella parte master). E' sufficiente lasciarlo passare in uscita. Dobbiamo utilizzare latch di tipo D e non flip-flop come nel caso della CPU singolo ciclo

A.A. 2023-2024
23/51
<http://borghese.di.unimi.it/>

Soluzione 3 – “Modificare la CPU”



add \$t0, \$t1, \$t2

sub \$s0, \$t3, \$t0

or \$s1, \$t0, \$t2

and \$s2, \$t0, \$t1

sw \$s6, 100(\$t0)

Da 3 a 2 istruzioni scartate, or e sub, ancora troppe!

A.A. 2023-2024
<http://borghese.di.unimi.it/>



Sommario




Criticità in una pipeline

Hazard sui dati

Propagazione



CPU con pipeline





Data Hazard – le dipendenze



add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t0				
sub \$s0, \$t0, \$t3		IF	ID t0 t3	EX t2 - t3	MEM	WB diff->s0			
or \$s1, \$t2, \$t0			IF	ID t2 t0	EX t2 or t0	MEM	WB or -> s1		
and \$s2, \$t0, \$t5				IF	ID t0 t5	EX t0 & t5	MEM	WB AND -> s2	
sw \$s6, 100(\$t0)					IF	ID	EX t0+100	MEM \$s6 -> Mem	WB

A.A. 2023-2024 Le dipendenze sono **critiche (hazard)** quando il dato serve prima nel tempo se.di.unimi.it/



Soluzione architetturale della criticità sui dati



La criticità nei dati ha a che fare essenzialmente con la **disponibilità di dati corretti**.

- 1) **Identificazione** della criticità (funzione del tipo di istruzione e dei registri coinvolti).
- 2) **Correzione** della situazione: **propagazione a ritroso** dei dati richiesti (negli stadi della pipeline = in avanti nel tempo) *su data-path alternativi*



Data Hazard – analisi



add \$t0, \$t1, \$t2	IF	ID	EX t1+t2	MEM	WB write t0				
sub \$s0, \$t0, \$t3		IF	ID	EX t0 - t3	MEM	WB diff->s0			
or \$s1, \$t2, \$t0			IF	ID	EX t2 or t0	MEM	WB OR -> s1		
and \$s2, \$t0, \$t5				IF	ID	EX t0 AND t5	MEM	WB AND -> s2	
sw \$s6, 100(\$t0)					IF	ID	EX t0 + 100	MEM s6 ->Mem	WB

Alla fine della fase di EXE nella pipeline è presente il valore corretto di \$t0 che è \$t1 + \$t2




Soluzione della criticità in MEM



add \$t0, \$t1, \$t2
sub \$s0, \$t3, \$t0

*\$t1 + *\$t2 = 8



Cammino di **retro-propagazione** (feed-forwarding nel tempo) del risultato della ALU.
Il cammino non deve essere utilizzato sempre.




Propagazione da MEM



add \$t0, \$t1, \$t2
sub \$s0, \$t3, \$t0

*\$t1 + *\$t2 = 8



Operando 2 = ID/EX.rt (if not hazard)
EX/MEM.rd (if hazard)

Chi controlla il MUX verde? Come?




Identificazione delle criticità in MEM



add \$t0, \$t1, \$t2
sub \$s0, \$t3, \$t0

if (EX/MEM.RegistroRd = ID/EX.RegistroRt) and
(EX/MEM.RegWrite == 1) then
"Hazard on operando2"






Putting the picture together




add \$t0, \$t1, \$t2
 sub \$s0, \$t3, \$t0

IF ((EX/MEM.RegistroRd == ID/EX.RegistroRt) &&
 (EX/MEM.RegisterWrite)) then **operando2 = EX/MEM.data;**



Unità di propagazione




add \$t0, \$t1, \$t2
 sub \$s0, \$t3, \$t0

Unità di propagazione



Unità di controllo della propagazione



IF ((MEM/WB.RegistroRd == ID/EX.RegistroRt) &&
 (MEM/WB.RegisterWrite) Then **MuxB = 1;** # Operando2 = EX/MEM.data




Punti salienti per un hazard in MEM



add \$t0, \$t1, \$t2
 sub \$s0, \$t0, \$t0


IF ((EX/MEM.RegistroRd == ID/EX.RegistroRs) &&
 (EX/MEM.RegisterWrite) then **operando1 = EX/MEM.data;**
 IF ((EX/MEM.RegistroRd == ID/EX.RegistroRt) &&
 (EX/MEM.RegisterWrite) then **operando2 = EX/MEM.data;**

Propago Rs





Unità di controllo della propagazione nello stadio MEM




Punti salienti per un hazard in WB



add \$t0, \$t1, \$t2
sub \$s0, \$t0, \$t3
or \$s1, \$t2, \$t0

IF ((MEM/WB.RegistroRd == ID/EX.RegistroRt) &&
(MEM/WB.RegisterWrite)) then **operando2 = MEM/WB.data;**






Propagazione completa da WB



add \$t0, \$t1, \$t2
 sub \$s0, \$t0, \$t3
 or \$s1, \$t0, \$t0


IF ((MEM/WB.RegistroRd == ID/EX.RegistroRs) &&
 (MEM/WB.RegisterWrite)) then **operando1 = MEM/WB.data;**
 IF ((MEM/WB.RegistroRd == ID/EX.RegistroRt) &&
 (MEM/WB.RegisterWrite)) then **operando2 = MEM/WB.data;**



Unità di controllo della propagazione nello stadio WB



Controllore di feed-forwarding






Controllo Mux ingresso alla ALU



Controllo Multiplexer	Registro Sorgente	Funzione
PropagaA = 00	ID/EX	Il primo operando della ALU proviene dal Register File
PropagaA = 01	EX/MEM	Il primo operando della ALU è propagato dal risultato della ALU per l'istruzione precedente.
PropagaA = 10	MEM/WB	Il primo operando della ALU è propagato dalla memoria o da un'altra istruzione precedente.
PropagaB = 00	ID/EX	Il secondo operando della ALU proviene dal Register File
PropagaB = 01	EX/MEM	Il secondo operando della ALU è propagato dal risultato della ALU per l'istruzione precedente.
PropagaB = 10	MEM/WB	Il secondo operando della ALU è propagato dalla memoria o da un'altra istruzione precedente.




Unità di controllo della propagazione




add \$t0, \$t1, \$t2
sub \$s0, \$r0, \$t3
or \$s1, \$t2, \$t0



Esecuzione con forwarding



Esercizio





Sommario



Criticità in una pipeline

Hazard sui dati

Propagazione