N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in verde le lezioni frontali in nero.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
|
La CPU |
||
| L_01 | 07.03.2022 | Introduzione. (Prof. Borghese, ultima modifica 10.03.22). |
| L_01bis | 09.03.2022 | CPU a singolo ciclo. Data-path e Control path (Prof. Borghese, ultima modifica 10.03.22). |
| L_02 | 14.03.2022 | Introduzione alla pipeline e principi di funzionamento. La struttura della CPU MIPS con pipeline e il ruolo dei registri. Unità di controllo (Prof. Borghese, ultima modifica 16.03.22). |
| L_03 | 16.03.2022 | Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding. (Prof. Borghese, ultima modifica 16.03.22). |
| L_04 | 21.03.2022 | Soluzione degli Hazard sui dati mediante stallo. Stall on load. Esempi di esecuzione. Hazard sul controllo (Prof. Borghese, ultima modifica 22.03.22). |
| L_05 | 23.03.2022 |
Hazard sul controllo e loro soluzione. Delayed branch. Branch prediction buffer (Prof. Borghese, ultima modifica 24.03.22). |
| L_06 |
28.03.2022 |
Interrupt ed eccezioni. La gestione HW delle eccezioni. (Prof. Borghese, ultima modifica 30.03.2022). |
| L_07 | 30.03.2022 | Trend di sviluppo delle architetture. Parallelismo a livello di istruzione. Parallelizzazione statica e dinamica. Architetture SIMD e le istruzioni MMX, SSE e AVX. (Prof. Borghese, ultima modifica 30.03.22). |
| C_01 | 11.04.2022 | Prima prova in itinere (v1, v2). Aula G11. Inizio ore 8.30. Risultati. |
| Le memorie | ||
| 20.04.2022 | Vacanze Pasquali | |
| 25.04.2022 | Vacanze Pasquali | |
| L_08 | 27.04.2022 | La gerarchia delle memorie. Le cache a mappatura diretta (Prof. Borghese, ultima modifica 29.04.22). |
| L_09 | 02.05.2022 | Porta lettura di una cache, memorie assoiciative e set-associative (Prof. Borghese, ultima modifica 03.05.22). |
| L_10 | 04.05.2022 | Gestione miss. SRAM. DRAM. (Prof. Borghese, ultima modifica 05.05.22). |
| L_11 | 09.05.2021 | Tecnica di "blocking". Codici di errore. Dispositivi di memoria (Prof. Borghese, ultima modifica 10.05.22). |
|
Architetture avanzate |
||
| 11.05.2022 | Lezione sospesa per indisposizione del docente. |
|
| L_12 | 16.05.2022 |
I multi-core. Coerenza e consistenza della memoria. (Prof. Borghese, ultima modifica, 15.05.22). |
| L_13 | 18.05.2022 |
La virtualizzazione e la JVM. La memoria virtuale. La compilazione. (Prof. Borghese, ultima modifica 07.06.22). |
| L_14 | 23.05.2022 |
L'architettura INTEL. La pipeline dell'Intel Core i7 e dell'ARM Cortex A-8. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica (Prof. Borghese, ultima modifica 24.05.22). |
| 25.05.2022 | Lezione sospesa per missione del docente | |
| 30.05.2022 | Lezione sospesa per missione del docente | |
| 01.06.2022 |
Bus e I/O. Arbitraggio. Gestione dell'input/output. (Prof. Borghese, ultima modifica (07.06.22). |
|
| L_16 | 06.06.2022 | Valutazione delle prestazioni ed esercizi. (Prof. Borghese, ultima modifica (07.06.22). |
| C_02 | 08.06.2022 | Esercizi. Seconda prova in itinere. Aula 100 ore 8.00. Risultati. |