N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in verde le lezioni frontali in nero. Per la parte di laboratorio, consultare la pagina del Dott. Basilico: http://homes.di.unimi.it/basilico/.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
|
La CPU |
||
| L_01 | 16.03.2020 | Introduzione. CPU a singolo ciclo. Data-path e Control path (Prof. Borghese, ultima modifica 16.03.20). |
| L_02 | 18.03.2020 | Introduzione alla pipeline e principi di funzionamento. La struttura della CPU MIPS con pipeline e il ruolo dei registri. Unità di controllo (Prof. Borghese, ultima modifica 18.03.20). |
| L_03 | 23.03.2020 | Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding. (Prof. Borghese, ultima modifica 23.03.20). |
| L_04 | 25.03.2020 | Soluzione degli Hazard sui dati mediante stallo. Stall on load. Esempi di esecuzione. Hazard sul controllo (Prof. Borghese, ultima modifica 30.03.20). |
| L_05 | 30.03.2020 |
Hazard sul controllo e loro soluzione. Delayed branch. Branch prediction buffer (Prof. Borghese, ultima modifica 30.03.20). |
| L_06 |
01.04.2020 |
Interrupt ed eccezioni. La gestione HW delle eccezioni. (Prof. Borghese, ultima modifica 01.04.2020). |
| L_07 | 06.04.2020 | Trend di sviluppo delle architetture. Parallelismo a livello di istruzione. Parallelizzazione statica e dinamica. Architetture SIMD e le istruzioni MMX, SSE e AVX. La pipeline dell'Intel Core i7 e dell'ARM Cortex A-8. (Prof. Borghese, ultima modifica 07.04.20). |
| C_01 | 08.04.2020 | Nessuna lezione. I compitini sono stati cancellati in questo Anno Accademico. |
| Le memorie | ||
| 13.04.2020 | Vacanze pasquali | |
| 15.04.2020 | Vacanze pasquali | |
| L_08 | 20.04.2020 | La gerarchia delle memorie. Le cache a mappatura diretta (Prof. Borghese, ultima modifica 20.04.20). |
| L_09 | 22.04.2020 | Porta lettura di una cache, memorie assoiciative e set-associative (Prof. Borghese, ultima modifica 22.04.20). |
| L_10 | 27.04.2020 | Tecnica di "blocking". SRAM. DRAM. (Prof. Borghese, ultima modifica 29.04.20). |
| L_11 | 29.04.2020 | Codici di errore. Gestione delle miss. Dispositivi di memoria (Prof. Borghese, ultima modifica 29.04.20). |
|
Architetture avanzate |
||
| L_12 | 04.05.2020 |
I multi-core. Coerenza e consistenza della memoria. (Prof. Borghese, ultima modifica, 03.05.20). |
| L_13 | 06.05.2020 |
La virtualizzazione e la JVM. La memoria virtuale. La compilazione. (Prof. Borghese, ultima modifica 06.05.20). |
| L_14 | 11.05.2020 |
L'architettura INTEL. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica (Prof. Borghese, ultima modifica 09.05.20). |
| 13.05.2020 |
Bus e I/O. (Prof. Borghese, ultima modifica (13.05.20). |
|
| L_16 | 18.05.2020 | Valutazione delle prestazioni. (Prof. Borghese, ultima modifica (18.05.20). |
| E_01 | 20.05.2020 | Esercitazione di riepilogo. Esercizi (Prof. Borghese, ultima modifica (20.05.20). |
| C_02 | 27.05.2020 | Nessuna lezione.I compitini sono stati cancellati in questo Anno Accademico. |