N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in verde le lezioni frontali in nero. Per la parte di laboratorio, consultare la pagina del Dott. Frosio: http://homes.dsi.unimi.it/~frosio/Lessons/AY2011-2012-Architettura_II/ArchitetturaII_20112012.html.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
|
La CPU |
||
| L_01 | 01/03/2012 | Introduzione. La codifica in linguaggio macchina delle istruzioni (Prof. Borghese, ultima modifica 01.03.2012). |
| L_02 | 08/03/2012 |
CPU a singolo ciclo.Esecuzione delle istruzioni di tipo R e di accesso alla memoria (Prof. Borghese, ultima modifica 09.03.2012). |
| B_01 | 09/03/2012 |
LABORATORIO: Introduzione a SPIM. Direttive dell'assemblatore. La visibilità sull'Hardware: register file e memoria (Dott. Frosio, Dott. Marchi) |
| L_03 | 12/03/2012 | CPU a singolo ciclo. L'esecuzione dei salti condizionati e la progettazione e sintesi dell'unità di controllo (Prof. Borghese, ultima modifica 12.03.2012) |
| L_04 | 15/03/2012 | CPU a singolo ciclo. L'esecuzioen dei salti incondizionati e la sintesi del controllore della ALU. Esercizi. (Prof. Borghese, ultima modifica 12.03.2012) |
| B_02 | 16/03/2012 |
LABORATORIO: Introduzione a SPIM. Direttive dell'assemblatore. La visibilità sull'Hardware: register file e memoria (Dott. Frosio, Dott. Marchi) |
| L_05 | 19/03/2012 | Introduzione della pipeline e principi di funzionamento. La struttura della CPU MIPS con pipeline e il ruolo dei registri. Esempio di esecuzione in pipeline delle istruzioni di tipo R, lw/sw e branch. (Prof. Borghese, ultima modifica 22.03.12). |
| L_06 | 22/03/2012 | Controllo della pipeline. Sintesi dell'Unità di Controllo per la CPU con pipeline. Criticità della pipeline (Prof. Borghese, ultima modifica 22.03.12) . |
| B_03 | 23/03/2012 | Introduzione all'Assembler: accesso alla memoria, controllo di flusso, istruzioni aritmetico-logico. Jump address table (Dott. Frosio). |
| L_07 |
26/03/2012 |
Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding. Soluzione degli Hazard sui dati mediante stallo. (Prof. Borghese, ultima modifica 26.03.12). |
| L_08 | 29/03/2012 | Stall on load. Criticità sul controllo. Soluzione degli Hazard sul controllo. (Prof. Borghese, ultima modifica 29.03.12). |
| B_04 | 30/03/2012 | LABORATORIO: Assembler: Istruzioni aritmetiche nel MIPS. L'organizzazione della memoria. Istruzioni di lettura / scrittura: register spilling (Dott. Frosio, Dott. Marchi). |
| L_09 | 02/04/2012 | Delayed branch. Esercitazione sulla CPU con pipeline (Prof. Borghese, ultima modifica 02.04.12). |
| C_01 | 12/04/2012 | Primo Compitino - versione A, versione B, aula V3. CPU (fino alla lezione 09). Esercizi (ultima modifica 12.04.11). Risultati. |
| B_05 | 13/04/2012 | LABORATORIO: Assembler: Istruzioni di controllo del flusso: salti condizionati ed incondizionati. La Jump Address Table (Dott. Frosio / Dott. Marchi). |
| L_10 | 16/04/2012 |
Il bus. Tipologie di bus. I bus seriali: Firewire, USB e PCI-Express. Transazioni sul bus e schemi di arbitraggio. Gestione dell'I/O. (Prof. Borghese, ultima modifica 16.04.12). |
| 19/04/2012 | Input-Output. L'I/O a controllo di programma. Polling. Interrupt. DMA. I dischi e le memorie flash (Prof. Borghese, ultima modifica 19.04.12). | |
| B_06 |
20/04/2012 |
LABORATORIO: Meccanismi di chiamata delle procedure. Lo stack. (Dott. Frosio / Prof. Borghese). |
| L_12 | 23/04/2012 | Interrupt ed eccezioni. La gestione HW delle eccezioni. (Prof. Borghese, ultima modifica 23.04.12). |
|
Architetture avanzate |
||
| L_13 | 26/04/2012 | Trend di sviluppo delle architetture. Parallelismo a livello di istruzione. Parallelizzazione statica e dinamica. Coerenza della memoria nei sistemi multi-processore (Prof. Borghese, ultima modifica 26.04.12). |
| B_07 | 27/04/2011 | LABORATORIO: Gestione SW di interrupt ed eccezioni (Dott. Frosio / Dott. Marchi). |
| 30/04/2012 | Sospensione della lezione per chiusura Ateneo | |
| L_14 | 03/05/2012 | I multi-core (Prof. Borghese, ultima modifica, 04.05.12). |
|
B_08 |
04/05/2011 | LABORATORIO: Le procedure annidate (Dott. Frosio / Dott. Marchi). |
| L_15 | 07/05/2012 | Le GPU: struttura e funzionamento (Dott. Frosio, Prof. Pedersini) |
| L_16 | 10/05/2012 | Dal codice sorgente all'eseguibile. Esempi di compilazione (Dott. Frosio / Dott. Marchi). |
| B_09 | 11/05/2012 | LABORATORIO: programmazione GPU (Dott. Frosio / Dott. Marchi). |
| L_17 | 14/05/2012 | L'architettura INTEL. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica.(Prof. Borghese, ultima modifica 14.05.12). |
| L_18 | 17/05/2012 | Valutazione delle prestazioni: CPI, MIPS e MFLOP. Il modello roof-line per la valutazione delle prestazioni dei multi-core. (Prof. Borghese, ultima modifica 16.05.12). |
| 18/05/2012 |
Laboratorio sospeso |
|
| B_10 | 25/05/2012 | LABORATORIO: Procedure ricorsive (Dott. Frosio / Dott. Marchi). |
| C_02 | 28/05/2012 | Secondo Compitino, ore 8.15, aula V3. Esercizi (ultima modifica 16.05.12). Risultati. |