N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in blu e le lezioni frontali in nero.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
|
La CPU |
||
| L_01 | 14/03/2011 | Introduzione. CPU a singolo ciclo. Principi di funzionamento ed unità di controllo (Prof. Borghese, ultima modifica 14.03.2011). |
| 17/03/2011 | Festività: Unità d'Italia. | |
| B_01 | 18/03/2011 |
LABORATORIO: Introduzione a SPIM. Direttive dell'assemblatore. La visibilità sull'Hardware: register file e memoria (Dott. Frosio, Dott. Marchi) |
| E_01 | 21/03/2011 | Introduzione all'Assembler: accesso alla memoria, controllo di flusso, istruzioni aritmetico-logico. Jump address table (Dott. Frosio). |
| L_02 | 24/03/2011 | Introduzione della pipeline e principi di funzionamento. La struttura della CPU MIPS con pipeline e il ruolo dei registri. Esempio di esecuzione in pipeline delle istruzioni di tipo R, lw/sw e branch. (Prof. Borghese, ultima modifica 24.03.11). |
| B_02 | 25/03/2011 | LABORATORIO: Assembler: Istruzioni aritmetiche nel MIPS. L'organizzazione della memoria. Istruzioni di lettura / scrittura: register spilling (Dott. Frosio, Dott. Marchi). |
| L_03 | 28/03/2011 | Controllo della pipeline. Sintesi dell'Unità di Controllo per la CPU con pipeline. Criticità della pipeline (Prof. Borghese, ultima modifica 28.03.11) . |
| L_04 | 31/03/2011 | Soluzione degli hazard sui dati mediante feedforwarding. Sintesi del controllore di feed-forwarding. Soluzione degli Hazard sui dati mediante stallo. (Prof. Borghese, ultima modifica 31.03.11). |
| B_03 | 01/04/2011 | LABORATORIO: Assembler: Istruzioni di controllo del flusso: salti condizionati ed incondizionati. La Jump Address Table (Dott. Frosio / Dott. Marchi). |
| E_02 | 04/04/2011 | Esercitazione sulla CPU con pipeline (Prof. Borghese / Dott. Marchi, ultima modifica 04.04.11). |
| L_05 | 07/04/2011 | Stall on load. Criticità sul controllo. Soluzione degli Hazard sul controllo. Delayed branch. (Prof. Borghese, ultima modifica 07.04.11). |
| B_04 |
08/04/2011 |
LABORATORIO: Meccanismi di chiamata delle procedure. Lo stack. (Dott. Frosio / Prof. Borghese). |
| L_06 |
11/04/2011 |
Interrupt ed eccezioni. La gestione HW delle eccezioni. (Prof. Borghese, ultima modifica 11.04.11). |
| L_07 | 14/04/2011 | Trend di sviluppo delle architetture. Parallelismo a livello di istruzione. Parallelizzazione statica e dinamica (Prof. Borghese, ultima modifica 14.04.11). |
| B_05 | 15/04/2011 | LABORATORIO: Gestione SW di interrupt ed eccezioni (Dott. Frosio / Dott. Marchi). |
| E_03 | 18/04/2011 | Esercitazione: Gestione degli Hazard nella pipeline (Dott. Marchi, ultima modifica 18.04.11) |
| 21/04/2011 | Vacanze Pasquali | |
| 22/04/2011 | Vacanze Pasquali | |
| 25/04/2011 | Vacanze Pasquali | |
| C_01 | 28/04/2011 | Primo Compitino, aule 303 e 202, inizio ore 14.55. CPU (fino alla lezione 07). Esercizi (ultima modifica 12.04.11). Risultati. |
| B_06 | 29/04/2011 |
LABORATORIO: Procedure annidate (Dott. Frosio / Dott. Marchi). |
| B_07 | 02/05/2011 | LABORATORIO: Dal codice sorgente all'eseguibile. Esempi di compilazione (Dott. Frosio / Dott. Marchi). |
|
Le memorie |
||
| L_08 | 05/05/2011 | La gerarchia delle memorie. Le cache. Cache a mappatura diretta (Prof. Borghese, ultima modifica 03.05.11). |
| B_08 | 06/05/2011 | LABORATORIO: Le procedure ricorsive (Dott. Frosio / Dott. Marchi). |
| L_09 | 09/05/2011 | Lettura / scrittura di una cache a mappatura diretta. Cache associative. Cache ad n vie. (Prof. Borghese, ultima modifica 03.05.11). |
| L_10 | 12/05/2011 | La tecnologia SRAM e DRAM. La coerenza delle cache. Criteri di progettazione di una memoria cache. Codici di correzione degli errori (Prof. Borghese, ultima modifica 13.05.11). |
| B_09 | 13/05/2011 |
LABORATORIO: Programmazione assembler: esercizi sulle procedure ricorsive (Prof. Borghese) |
| E_04 | 16/05/2011 | Esercitazione: Le cache (Prof. Borghese, ultima modifica 15.05.11). |
| Architetture avanzate | ||
| L_11 | 19/05/2011 |
Input-Output. L'I/O a controllo di programma. Polling. Interrupt. DMA. I dischi e le memorie flash (Prof. Borghese, ultima modifica 21.05.11). |
| B_10 | 20/05/2011 |
LABORATORIO: Programmazione assembler (Dott. Frosio / Dott. Marchi) |
| 23/05/2011 | Il bus. Tipologie di bus. I bus seriali: Firewire, USB e PCI-Express. Transazioni sul bus e schemi di arbitraggio. Gestione dell'I/O. (Prof. Borghese, ultima modifica 21.05.11). | |
| L_13 | 26/05/2011 | L'architettura INTEL. L'architettura CISC degli INTEL. I registri. Modalità di indirizzamento. Elementi dell'ISA e della sua codifica.(Prof. Borghese, ultima modifica 06.06.11). |
| B_11 | 27/05/2011 |
LABORATORIO: Programmazione assembler (Dott. Frosio / Dott. Marchi) |
| B_12 | 30/05/2011 | Le GPU, le schede CUDA: Architettura e Principi di programmazione (Dott. Frosio / Dott. Marchi) |
| 02/06/2011 | Festività: Fondazione della Repubblica italina. | |
| 03/06/2011 | Chiusura Università | |
| L_14 | 06/06/2011 | I multi-core (Prof. Borghese, ultima modifica, 06.06.11). |
| C_02 | 13/06/2011 | Secondo Compitino. Esercizi (ultima modifica 16.06.11). Risultati. |