Programma del corso di Architettura degli Elaboratori - parte I
Programma A.A. 2025-2026

N.B.: Il diritto a scaricare il materiale accessibile da questa pagina e' riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page is granted only to the students regularly enrolled in the hereabove University course.

Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.

  Data Contenuto della lezione
L_01 06/10/2025 Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (Prof. Borghese, ultima modifica 02.10.24).
L_02 09/10/2025 Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali: somma e sottrazione. Rappresentazione binaria dei numeri decimali. Esercizi. (Prof. Borghese, ultima modifica 03.10.24).
E_01 13/10/2025 Esercitazione sulla codifica binaria e sulle operazioni fondamentali. Codifica IEEE754 e codifica Brain Float di Google dei numeri in virgola mobile (Prof. Borghese, ultima modifica 07.10.24)
    Logica combinatoria
L_03 16/10/2025 L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (Prof. Borghese, ultima modifica 10.10.24).
L_04 20/10/2025 Dalla tabella della verità al circuito: la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (Prof. Borghese, ultima modifica 14.10.24).
L_05 23/10/2025

Implementazione circuitale di funzioni logiche mediante PLA e ROM. Circuiti combinatori notevoli. (Prof. Borghese, ultima modifica 17.10.24).

    Le unita' aritmetico-logiche
L_06 27/10/2025

Addizionatori. Anticipazione del riporto.(Prof. Borghese, ultima modifica 21.10.24).

L_07 30/10/2025 Moltiplicatori hardware. Progettazione di una ALU. I due stadi. (Prof. Borghese, ultima modifica 25.10.24).
L_08 03/11/2025

Comparazione e Overflow. Temporizzazione dei circuiti booleani. Circuiti sequenziali. I latch SC. (Prof. Borghese, ultima modifica 31.10.24).

    La logica sequenziale
L_09 06/10/2025

Latch sincroni e flip-flop. (Prof. Borghese, ultima modifica 04.11.24).

L_10 10/11/2025 Macchine a stati finiti (di Moore). Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (Prof. Borghese, ultima modifica 04.11.24)
E_02 13/11/2025 Esercitazione sulle macchine a stati finiti e di riepilogo sulla prima parte del corso (Prof. Borghese, ultima modifica 11.11.24)
C_01

20/11/2025

Prima prova in itinere: fino alla lezione 10 (Macchine a Stati Finiti). Ore 12.30-15.30. Aula XX: cognomi YY e XX: cognomi YY. Per partecipare al compitino occorre iscriversi sul SIFA. Risultati. Il compito corretto può essere visionato, nel mio ufficio di Celoria 18, nelle seguenti date: XXX, ore YYY (Cognomi ZZZ) e XXX, ore YYY (Cognomi ZZZ).

    Il firmware
L_11 24/11/2025 Introduzione al firmware. Circuiti firmware della moltiplicazione intera (Prof. Borghese, ultima modifica 21.11.24).
L_12

27/11/2025

La divisione ed i circuiti firmware della divisione. (Prof. Borghese, ultima modifica 27.11.24).

L_13 01/12/2025 Unità di controllo firmware. Aritmetica ed addizionatore floating point. (Prof. Borghese, ultima modifica 02.12.24).
    CPU a singolo ciclo
L_14

04/12/2025

L'ISA ed il linguaggio Assembler. Istruzioni aritmetico-logiche. Istruzioni di trasferimento con la memoria e di controllo di flusso. (Prof. Borghese, ultima modifica 05.12.2024).

  08/12/2025 Festività dell'Immacolata Concezione
L_15 11/12/2025 Introduzione al linguaggio macchina e istruzioni di tipo R, I e J. Registri e register file. Il register file (Prof. Borghese, ultima modifica 09.12.2024).
L_16

15/12/2025

Costruzione di una CPU per istruzioni di tipo R, I. (Prof. Borghese, ultima modifica 12.12.2024). 

L_17

18/12/2025

Unità di controllo. Control and Data path. (Prof. Borghese, ultima modifica 17.12.2024). 
E_03 08/01/2026 Esercitazione di ripasso (inizio ore 9.00)
C_02 12/01/2026

Seconda prova in itinere. Aula V1. Ore 8.30. Per partecipare alla seconda prova in itinere è obbligatorio iscriversi al primo appello. Risultati. Il secondo compitino potrà essere visionato nel mio ufficio del Dipartimento XXX dalle ore YYY alle ore ZZZ.