



#### Circuiti combinatori notevoli

Prof. Alberto Borghese Dipartimento di Informatica

alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimenti sul Patterson Hennessy: Sezione B3.

A.A. 2022-2023 1/44 http:\\borghese.di.unimi.it\



## Sommario



 $http: \hspace{-0.05cm} \ \ \, | borghese.di.unimi.it \rangle$ 

Implementazione circuitale mediante PLA o ROM

Circuiti combinatori notevoli



#### Circuiti combinatori



- Circuiti logici digitali in cui le operazioni (logiche) dipendono solo da una combinazione degli input.
- Circuiti senza memoria. Ogni volta che si inseriscono in ingresso gli stessi valuri, si
  ottengono le stesse uscite. Il risultato non dipende dallo stato del circuito.
- I circuiti combinatori descrivono delle funzioni Booleane. Queste funzioni si ottengono combinando tra loro (in parallelo o in cascata) gli operatori logici: NOT, AND, OR.
- Il loro funzionamento può essere descritto come tabella della verità.
- Come nelle funzioni algebriche, il risultato è aggiornato immediatamente dopo il
  cambiamento dell'input (si suppone il tempo di commutazione trascurabile, tempo di attesa
  prima di guardare l'output sufficientemente ampio per permettere a tutti i circuiti la
  commutazione).


A.A. 2022-2023 3/44 http://borghese.di.unimi.it/



#### **Funzione come circuito**



$$F = AB + BC$$



Le operazioni algebriche hanno un ordine di precedenza.

A.A. 2022-2023 4/44 http:\\borghese.di.unimi.it\



## Razionale della prima forma canonica





A.A. 2022-2023

## La prima forma canonica


5/44



http:\\borghese.di.unimi.it\

- Esiste un metodo per ricavare automaticamente un circuito che implementi una tabella di verità?
- Una forma canonica garantisce di poter realizzare una qualunque tabella di verità con solo due livelli di porte OR, AND e NOT:
- Somme di Prodotti (SOP) è la prima forma canonica (OR di AND):

ABC	F	$F = m_2 + m_6 + m_5$	7
0 0 0	0		
0 0 1	0	r	mintermini
0 1 0	1 <sup>m</sup> <sub>2</sub>	$F = \overrightarrow{A} \overrightarrow{B} \overrightarrow{C} + \overrightarrow{A} \overrightarrow{B} \overrightarrow{C} + \overrightarrow{A} \overrightarrow{B}$	С
0 1 1	0		
1 0 0	0		
1 0 1	0		
1 1 0	1 m <sub>6</sub>		
1 1 1	1 m <sub>7</sub>		
A.A. 2022-2023	l '	6/44	$http: \hspace{-0.5em} -0.5em$






# Tipi di circuiti che implementano le SOP



In generale abbiamo funzioni logiche booleane multi-input / multi-output.

I circuiti complessi si ottenono collegando «piccoli» blocchi funzionali, dove ciascun blocco implementa una funzione logica.

- · Logica distribuita.
- **PLA:** Programmable Logic Array: matrici regolari AND e OR in successione, personalizzabili dall'utente.
- ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione in modo irreversibile.








- Architettura a 2 livelli:
  - Un primo livello di AND
  - Un secondo livello di OR





- La matrice degli AND ha n linee di ingresso: ciascuna porta ha in ingresso le n linee e il loro
  complemento.
- L'utente specifica per ogni porta AND a disposizione se la linea in ingresso entra direttamente o dopo una negazione.
  - Crea la matrice dei mintermini, bruciando in ingresso alle porte AND le linee che non servono.
- Le uscite della matrice AND entrano nella matrice OR programmata come la precedente per ottenere l'OR dei mintermini della funzione.
  - Si utilizza una porta OR per ogni funzione calcolata (m OR per m linee di uscita)




..A. 2022-2023 http://borghese.di.unimi.it/












## **Decodificatore** (decoder)



• E' caratterizzato da n linee di input e 2<sup>n</sup> linee di output



- il numero binario espresso dalla configurazione delle linee di input è usato per asserire la **sola** linea di output di ugual indice (tutte le altre portano 0)
- es.: con 4 linee di input e 16 di output (da 0 a 15), se in ingresso arriva il valore 0110 (6 decimale), in uscita si alza la linea di indice 5 (la sesta!), tutte le altre hanno valore 0
- utilizzato per indirizzare la memoria ad esempio (cf. ROM)


A.A. 2022-2023 15/44 http:\\borghese.di.unimi.it\




# Decoder a 2 ingressi




http:\\borghese.di.unimi.it\







11	10	U0	U1	U2	U3
0	0	1 0 0	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

A 2022-2023 16/44








# Rappresentazione circuitale mediante ROM


20/44


- Read Only Memory, memoria di sola lettura. Funge anche da modulo combinatorio a uscita multipla.
- n linee di ingresso, m linee di uscita (ampiezza) a ciascuna delle 2<sup>n</sup> (altezza) configurazioni di ingresso (parole di memoria) è associata permanentemente una combinazione delle m linee di uscita.
- l'input seleziona la parola da leggere di m bit, che appare in uscita
- L'input funziona da indice all'interno della ROM.
   Viene realizzato con un decoder n-a-2<sup>n</sup> seguito da una matrice di m porte OR.


X <sub>0</sub>	$X_1$	$X_2$	Zo	$Z_1$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1
		- 1		

A 2022 2023











#### Confronto PLA - ROM



ROM – fornisce un'uscita per ognuna delle combinazioni degli ingressi. Decoder con 2<sup>n</sup> uscite, dove n è il numero di variabili in ingresso alla ROM. Crescita esponenziale delle uscite. Approccio più generale. Può implementare una qualsiasi funzione, dato un certo numero di input e output.

PLA – contiene solamente i mintermini in uscita al primo stadio. Il loro numero cresce meno che esponenzialmente.

E' più veloce una PLA o una ROM? Valutare in termini di cammnino critico.

FPGA – Maggiore libertà. E' costituita da celle: moduli di PLA. E' una rete di strutture a 2 livelli.

A.A. 2022-2023 25/44 http:\\borghese.di.unimi.it\



#### Esercizi sulla PLA



http:\\borghese.di.unimi.it\

Realizzare mediante PLA con 3 ingressi con il numero adeguato di linee interne:

- •la funzione maggioranza.
- •la funzione che vale 1 se e solo se 1 solo bit di ingresso vale 1
- •un decoder
- •la funzione che vale 0 se l'input è pari, 1 se dispari
- •la funzione che calcola i multipli di 3 (con 4
- •ingressi)

Realizzare le stesse funzioni con una ROM o con logica distriuita e operare un confronto. Fare una valutazione comparata in termini di complessità e cammino critico.



## Sommario




http:\\borghese.di.unimi.it\

Implementazione circuitale mediante PLA o ROM.

Circuiti combinatori notevoli.

A.A. 2022-2023 27/44



Complessità e cammino critico di 1 porta logica

 $y = a \oplus b$ 

A.A. 2022-2023 28/44 http:\\borghese.di.unimi.it\



# Uscite indifferenti di un tabella delle verità



X = "don't care" =  $\{0,1\}$  a sconda di quello che conviene.

A B	F
0 0	0
0 1	X
1 0	0
1 1	1

Ho 2 possibilità:

$$1) X = 0$$

F = A B



2) 
$$X = 1$$

$$F = AB + AB = B$$

Diminuisce il numero di porte e si accorcia il cammino critico.

A.A. 2022-2023

29/4


http:\\borghese.di.unimi.it\



## **Codificatore** (encoder)





ullet E' caratterizzato da n linee di input e ceil( $\log_2$ n) linee di output



- Una sola linea di ingresso può essere attiva.
- il numero binario espresso dalla configurazione delle linee di output rappresenta la linea di ingresso attiva.
- es.: con 16 linee di input e 4 di output, se in ingresso arriva il valore 0000 0100 0000 0000, in uscita leggiamo il numero 10.

A A 2022 2023







## **Multiplexer** (selettore)




- Ha la funzione di un sistema di semafori.
- E' caratterizzato da:
  - n linee di input (data)  $\{x_i\}$
  - k linee di controllo (selezione) .{S}.
  - 1 linea di output.
- In base alla linea di controllo viene connessa all'uscita la linea di ingresso selezionata.

Quante linee di controllo, k, servono?

$$k = ceil (log_2 n)$$

Esempio: con 4 linee di input (da 0 a 3), se sulle linee di controllo c'è 11, in uscita si avrà il valore presente sulla linea 3






## **AND** come semaforo (interruttore)





Il segnale di selezione S, "apre" la porta opportuna, cioè chiude il cammino opportuno.


L'AND funziona da porta di uscita (da semaforo)





.A. 2022-2023 34/44 http:\\borghese.di.unimi.it\






















# Comparatore a n bit



- E' caratterizzato da:
- 1 numero su n bit in ingresso, A
- 1 numero su n bit in ingresso, B
- 1 uscita

$$C_k = \overline{A_k \Theta B_k}$$

A <sub>0</sub> B <sub>0</sub>	Co	A <sub>1</sub> B <sub>1</sub>	C <sub>1</sub>
0 0	1	0 0	1
0 1	0	0 1	0
1 0	0	1 0	0
1 1	1	1 1	1

$$C = C_0 C_1 ... C_{n-1}$$

A.A. 2022-2023

43/44

http:\\borghese.di.unimi.it\



## Sommario



Implementazione circuitale mediante PLA o ROM.

Circuiti combinatori notevoli.