

Cognome e nome dello studente:

Matricola:

1. [8] Specificare il contenuto di **tutti** i cammini della CPU (dati e controllo) riportata sul retro, quando è in esecuzione l'istruzione: 0x0000 0400 j 100H, sapendo che il codice operativo dell'istruzione j è 2. Evidenziare i cammini che svolgono lavoro utile per l'esecuzione dell'istruzione. Estendere la CPU perché possa eseguire anche l'istruzione di bne [2].
2. [2] Supponiamo che l'istruzione corrente si trovi all'indirizzo 0x0000 0024, scrivere l'istruzione assembler e in linguaggio macchina che effettua il salto incondizionato (jump) all'indirizzo: 0x0000 8000. E' possibile utilizzare un'istruzione di branch per saltare allo stesso indirizzo? Perché? Scrivere l'istruzione assembler di "branch-on-equal" che effettua il salto condizionato all'indirizzo 0x00000020, e tradurla in linguaggio macchina, sapendo che il codice operativo dell'istruzione "branch-on-equal" è 4. Si scelgano due registri a piacere.
3. [5] Scrivere un algoritmo della moltiplicazione binaria firmware a 4 bit, con registro moltiplicando a 8 bit, moltiplicatore a 4 bit e risultato a 8 bit. Costruire il circuito firmware associato (solo il datapath, non l'unità di controllo). Evidenziare tutti i cammini e dimensionarli. Descrivere come si possa modificare il datapath per eseguire anche le operazioni di divisione.
4. [4] Facendo riferimento al circuito realizzato per l'esercizio 3, calcolare la divisione binaria 9:4 e visualizzare per ogni passo il valore del contenuto di tutti i registri.
5. [7] Progettare l'unità di controllo del circuito della moltiplicazione / divisione firmware disegnato al punto 3 [suggerimento: identificare tutti i segnali di input al controllore e tutti i segnali che servono per eseguire le 2 operazioni. L'unità di controllo si può implementare vantaggiosamente come macchina a stati finiti].
6. [3] Descrivere l'algoritmo associato al circuito firmware della somma in virgola mobile (numeri codificati in notazione normalizzata, IEEE 754).
- 7 [4] Progettare con le porte logiche un register file a 2 porte in ingresso, 2 porte in uscita con 4 registri da 2 bit. Quale sarà la complessità e cammino critico del circuito? E' più opportuno utilizzare flop-flop o latch per i registri? Perché?
8. [2] Cos'è un'ISA. Possono due CPU avere la stessa ISA? Due CPU diverse devono avere una ISA necessariamente diversa?
9. [2] Descrivere come viene suddivisa in modo logico per convenzione una memoria principale dai processori MIPS e quali sono le ragioni per la scelta dei confini dei diversi segmenti.

