N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in blu e le lezioni frontali in nero.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
| Introduzione | ||
| L_01 | 04/10/2011 | Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (Prof. Borghese, ultima modifica 04.10.11). |
| L_02 | 05/10/2011 | Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali: somma e sottrazione. Rappresentazione binaria dei numeri decimali. Lo standard IEEE754 (Prof. Borghese, Dott. Frosio, ultima modifica 11.10.11). |
| B_01 | 07/10/2011 |
I numeri denormalizzati. Esercitazione: Operazioni sui numeri binari. Soluzioni (Dott. Marchi - Dott. Frosio). |
| Logica combinatoria | ||
| L_03 | 11/10/2011 | L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (Prof. Borghese, ultima modifica 11.10.11). |
| B_02 | 12/10/2011 |
Laboratorio. Introduzione al SW Gatesim e circuiti combinatori (Dott. Marchi - Dott. Frosio) |
| L_04 | 14/10/2011 |
Dalla funzione al circuito. Dalla tabella della verità al circuito: la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (Prof. Borghese, ultima modifica 05.10.11). |
| 18/10/2011 |
Lezione sospesa per missione docente |
|
| 19/10/2011 | Laboratorio: Gatesim + circuiti combinatori (Dott. Marchi - Dott. Frosio) | |
| L_05 | 21/10/2011 |
Implementazione circuitale di funzioni logiche mediante PLA e ROM. Maxtermini. Seconda forma canonica di rappresentazione delle funzioni booleane. Circuiti combinatori notevoli (Prof. Borghese, ultima modifica 15.10.11). |
| Le unità aritmetico-logiche | ||
| L_06 | 25/10/2011 | Addizionatori. Il problema del riporto. Moltiplicatori HW (Prof. Borghese, ultima modifica 26.10.11). |
| B_04 | 26/10/2011 | Laboratorio: Sommatori, Moltiplicatori Firmware, ALU & Ripasso. (Dott. Marchi - Dott. Frosio) |
| L_07 | 28/10/2011 | Progettazione di una ALU. I due stadi. Addizione su 32 bit. Overflow. Comparazione (Prof. Borghese, ultima modifica 28.10.11). |
| 01/11/2011 | Festività di Tutti i Santi. | |
| B_05 | 02/11/2011 | Esercitazione sui divisori e moltiplicatori. (Dott. Marchi - Dott. Frosio) |
| L_08 | 04/11/2011 | Anticipazione del riporto. Introduzione al firmware. Circuiti firmware della moltiplicazione intera (Prof. Borghese, ultima modifica 05.11.11). |
| L_09 | 08/11/2011 | La divisione ed i circuiti firmware della divisione. Aritmetica ed addizionatore floating point. (Prof. Borghese, ultima modifica 08.11.11). |
| B_06 | 09/11/2011 | Ripasso (Dott. Marchi - Dott. Frosio) |
| C_01 | 11/11/2011 | Primo compitino (fino alla lezione 9 compresa). Versione A. Versione B. Ore 8.30. Aula V1 (A-M), Aula V3 (N-Z). Esercizi (30.10.2011). Risultati. |
| L_10 | 15/11/2011 |
Temporizzazione dei circuiti booleani. Circuiti sequenziali. Tabelle di transizione e di eccitazione. I latch SC. I latch D (Prof. Borghese, ultima modifica 22.11.11). |
| B_07 | 16/11/2011 | Laboratorio: Incrementatori combinatori, Moltiplicatori Hardware (Dott. Marchi - Dott. Frosio) |
|
Logica sequenziale |
||
| L_11 | 18/11/2011 |
I registri ed il register file. Problemi di temporizzazione. I flip-flop. (Prof. Borghese, ultima modifica 22.11.11). |
| L_12 | 22/11/2011 | Macchine a stati finiti. Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (Prof. Borghese, ultima modifica 22.11.11). |
| B_08 | 23/11/2011 |
Esercitazione: latch e flip-flop. Laboratorio: Circuiti temporizzati (Dott. Marchi - Dott. Frosio) |
| L_13 | 25/11/2011 | Esempi di Macchina a stati finiti (Prof. Borghese, ultima modifica 29.11.11) |
| 29/11/2011 | Lezione sospesa e sostituita da una lezione del corso di programmazione. | |
| B_09 | 30/11/2011 |
Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Marchi - Dott. Frosio) |
|
Le memorie |
||
| L_14 | 02/12/2011 | La gerarchia delle memorie. Le cache. Cache a mappatura diretta (Prof. Borghese, ultima modifica 29.11.11). |
| L_15 | 06/12/2011 | Porte di lettura e scrittura delle memorie cache. Le cache a n-vie e le memorie cache associative. (Prof. Borghese, ultima modifica 06.12.11). |
| 09/12/2011 | Chisura Ateneo. | |
| L_16 | 13/12/2011 | Esercitazione: Le cache (Prof. Borghese/Dott. Marchi, ultima modifica 12.12.12). |
| B_10 | 15/12/2011 |
Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Marchi) |
| L_17 | 16/12/2011 | La tecnologia SRAM e DRAM. La coerenza delle cache. (Prof. Borghese, ultima modifica 16.12.11). |
| L_18 | 20/12/2011 | Criteri di progettazione di una memoria cache. Codici di correzione degli errori (Prof. Borghese, ultima modifica 16.12.11). |
| B_11 | 22/12/2011 |
Laboratorio: Automi ed ALU (Dott. Marchi) |
| B_12 | 11/01/2012 |
Laboratorio: impostazione del progetto d'esame (Dott. Marchi) |
| C_02 | 13/01/2012 | Secondo compitino. Esercizi (16.12.2011). Venerdì 13 Gennaio, ore 15.30 in aula G21. Risultati (22.01.2011). I compiti sono consultabili venerdì 20 Gennaio nella sede di Celoria del Dipartimento, ufficio DSI a partire dalle ore 15.00. |