N.B.: Il diritto a scaricare il materiale accessibile da questa pagina
è riservato solamente agli studenti regolarmente iscritti al corso.
Notice: The right to download the material accessible from this page
is granted only to the students regularly enrolled in the hereabove University
course.
Le lezioni di esercitazione sono riportate in colore rosso, le lezioni di laboratorio in blu e le lezioni frontali in nero.
Le slide sono da considerare bozze avanzate fino al giorno della lezione. Le slide in versione definitiva, saranno disponibili sul sito il giorno dopo la lezione.
| Introduzione | ||
| L_01 | 15/10/2010 | Introduzione. L'architettura di riferimento. Il ciclo di esecuzione di un'istruzione. Storia dell'Elaboratore (Prof. Borghese, ultima modifica 15.10.10). |
| L_02 | 20/10/2010 | Codifica dell'informazione. Operazioni su numeri binari. Le operazioni fondamentali: somma e sottrazione. Rappresentazione binaria dei numeri decimali. Lo standard IEEE754 (Prof. Borghese, ultima modifica 20.10.10). |
| E_01 | 21/10/2010 |
I numeri denormalizzati. Esercitazione: Operazioni sui numeri binari. Soluzioni (Dott. Marchi). |
| Logica combinatoria | ||
| L_03 | 22/10/2010 | L'algebra combinatoria: variabili ed operatori. Implementazione circuitale (porte logiche). Dal circuito alla funzione. Algebra Booleana. Le porte universali (Prof. Borghese, ultima modifica 22.10.10). |
| L_04 | 27/10/2010 |
Dalla funzione al circuito. Dalla tabella della verità al circuito: la prima forma canonica. Criteri di ottimalità. Semplificazione algebrica. (Prof. Borghese, ultima modifica 05.11.10). |
| B_01 | 28/10/2010 |
Laboratorio. Introduzione al SW Gatesim e circuiti combinatori (Dott. Marchi) |
| L_05 | 29/10/2010 |
Implementazione circuitale di funzioni logiche mediante PLA e ROM. Maxtermini. Seconda forma canonica di rappresentazione delle funzioni booleane. Circuiti combinatori notevoli (Prof. Borghese, ultima modifica 05.11.10). |
| Le unità aritmetico-logiche | ||
| L_06 | 03/11/2010 | Addizionatori. Il problema del riporto. Moltiplicatori HW (Prof. Borghese, ultima modifica 10.11.10). |
| 04/11/2010 | Laboratorio: Gatesim + circuiti combinatori (Dott. Marchi) | |
| L_07 | 05/11/2010 | Progettazione di una ALU. I due stadi. Addizione su 32 bit. Overflow. Comparazione (Prof. Borghese, ultima modifica 10.11.10). |
| L_08 | 10/11/2010 | Anticipazione del riporto. Introduzione al firmware. Circuiti firmware della moltiplicazione intera (Prof. Borghese, ultima modifica 10.11.10). |
| B_03 | 11/11/2010 | Laboratorio: Sommatori, Moltiplicatori Firmware, ALU & Ripasso. (Dott. Marchi) |
| L_09 | 12/11/2010 | La divisione ed i circuiti firmware della divisione. Aritmetica ed addizionatore floating point. (Prof. Borghese, ultima modifica 12.11.10). |
| 17/11/2010 | Lezione sospesa in preparazione al compitino. | |
| B_04 | 18/11/2010 | Esercitazione sui divisori e moltiplicatori. (Dott. Marchi). |
| C_01 | 19/11/2010 | Primo compitino (vers. A, vers. B). Esercizi (30.10.2010). Risultati. |
|
Logica sequenziale |
||
| L_10 | 24/11/2010 |
Temporizzazione dei circuiti booleani. Circuiti sequenziali. Tabelle di transizione e di eccitazione. I latch SC. I latch D (Prof. Borghese, ultima modifica 23.11.10). |
| B_05 | 25/11/2010 | Laboratorio: Incrementatori combinatori, Moltiplicatori Hardware & Ripasso (Dott. Marchi). |
| L_11 | 26/11/2010 | I registri ed il register file. Problemi di temporizzazione. I flip-flop. (Prof. Borghese, ultima modifica 23.11.10). |
| L_12 | 01/12/2010 |
Macchine a stati finiti. Dalle specifiche al progetto. State Transition Graph. State Transition Table. Codifica della STT. Sintesi del circuito. (Prof. Borghese, ultima modifica 01.12.10). |
| B_06 | 02/12/2010 |
Esercitazione: latch e flip-flop. Laboratorio: Circuiti temporizzati (Dott. Marchi) |
| L_13 | 03/12/2010 | Esempi di Macchina a stati finiti (Prof. Borghese, ultima modifica 05.12.10) |
| C_02 | 09/12/2010 | Primo compitino (recupero). Versione A. Versione B. Aule 400 (A-M) e 405 (N-Z), ore 13.30. Risultati. |
| L_14 | 10/12/2010 | Il linguaggio macchina. Architettura delle istruzioni: tipi R, I e J. Modalità di indirizzamento. (Prof. Borghese, ultima modifica 10.12.10). |
| L_15 | 15/12/2010 |
Architettura di riferimento, Architetture RISC e CISC. La struttura della CPU. La CPU ed il ciclo di esecuzione: Control path e data path. Costruzione di una CPU a ciclo singolo per istruzioni di tipo R e di accesso alla memoria (Prof. Borghese, ultima modifica 17.12.10). |
| B_07 | 16/12/2010 |
Laboratorio: Registri, bistabili e macchine a stati finiti (Dott. Marchi) |
|
La CPU |
||
| L_16 | 17/12/2010 | Costruzione della CPU per istruzioni di salto. Sintesi del controllore della ALU. Sintesi dell'Unità di Controllo principale ed analisi del data-path per CPU a ciclo singolo (Prof. Borghese, ultima modifica 17.12.10). |
| E_02 | 12/01/2010 | Flip-flop,Circuiti temporizzati, CPU singolo ciclo (Dr. Marchi). |
| B_08 | 13/01/2011 |
Laboratorio: Automi ed ALU (Dott. Marchi) |
| C_03 | 14/01/2011 | Secondo compitino. Esercizi (30.10.2010). Venerdì 14 Gennaio, ore 15.30 in aula 200. Risultati (22.01.2011). |
| B_09 | 19/01/2011 |
Laboratorio: esercitazione su architettura RISC: realizzare una mini CPU RISC (Dott. Marchi) |
| B_10 | 20/01/2011 |
Laboratorio: impostazione del progetto d'esame (Dott. Marchi) |