



Hazard sul controllo

Prof. Alberto Borghese
Dipartimento di Informatica
alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson: 4.8



Sommario


Hazard sul controllo

Anticipazione dei salti

Predizione dei salti



Pipeline – criticità o hazard




La fase di WB genera un cammino da dx (WB) a sx (DEC) sul data path
 La beq genera un cammino da dx (MEM) a sx (FF) sul control path



Hazard sul controllo

0x400 sub \$s2, \$s1, \$s3
0x404 beq \$t2, \$s6, 7
0x408 or \$t7, \$s6, \$s7
0x40C add \$t4, \$s8, \$s8
0x410 and \$s5, \$s6, \$s7
0x414 add \$t0, \$t1, \$t2
0x418 sw \$s3, 24(\$t1)
0x41C addi \$t7, \$s6, 10
0x420 add \$t8, \$s2, \$s2
0x424 and \$s5, \$s6, \$s7
0x418 add \$t0, \$t1, \$t2





Come affrontare gli hazard su controllo



- Si può risolvere l'hazard...
 - ...*aspettare*
 - si mette lo stage opportuno dell'istruzione dipendente dalla precedente in pausa
 - il controllo della pipeline deve individuare il problema prima che avvenga! **Stallo**.
 - ...*prevenire*
 - Il compilatore o la CPU, come ottimizzazione, può riordinare le operazioni in modo che il risultato sia lo stesso ma non ci siano hazard (**branch delay slot**)
 - ...*modificare la CPU*
 - ...*scartare istruzioni*
 - si butta via l'attuale lavoro della pipeline e si ricomincia ("flushing" della pipeline)
 - è sufficiente individuare il problema DOPO che è avvenuto
 - Es: l'istruzione successiva (a sx) ha usato in lettura un registro che è stato appena modificato dall'istruzione precedente (dx)? **flush**. Oppure: l'istruzione precedente (a dx) ha effettuato un salto e quindi successive (a sx) sta lavorando con un PC e IR sbagliato? **flush**.
 - ...*prevedere*
 - attraverso alcuni meccanismi di **predizione** preposti, l'architettura stessa tenta di predire su base statistica i risultati rilevanti dell'istruzione in corso (es il PC – "branch prediction", o il valori prodotti – "value prediction"). Se la predizione si rivela giusta: tutto ok. Se si rivela sbagliata: **roll-back**



Hazard sul controllo e stallo



0x400 sub \$s2, \$s1, \$s3	IF	ID	EX \$1-\$3	MEM	WB s->\$2			
0x404 beq \$t2, \$s6, 7		IF	ID	EX Zero if (\$s2 == \$s5)	MEM	WB		
nop			IF	ID	EX	MEM	WB	
nop				IF	ID	EX	MEM	WB
nop					IF	ID	EX	MEM
0x408 or \$t7, \$s6, \$s7						IF	ID	EX

Quando sono in fase di fetch dovrei avere a disposizione l'indirizzo corretto. In caso di salto questo potrebbe esserle disponibile nella PIPELINE solo all'inizio della fase di WB della beq.

In caso di salto: Ho 3 istruzioni sbagliate in pipeline ma **sono 3 nop**.

NB Il PC è master/slave per cui occorre che l'indirizzo sia pronto prima dell'inizio della fase di fetch.



Soluzione 1 – «aspettare» - stallo




0x400 sub \$s2, \$s1, \$s3
 0x404 beq \$t2, \$s6, 7
 0x408 or \$t7, \$s6, \$s7
 0x40C add \$t4, \$s8, \$s8
 0x410 and \$s5, \$s6, \$s7
 0x414 add \$t0, \$t1, \$t2
 0x418 sw \$s3, 24(\$t1)
 0x41C addi \$t7, \$s6, 10
 0x420 add \$t8, \$s2, \$s2
 0x424 and \$s5, \$s6, \$s7
 0x428 add \$t0, \$t1, \$t2

0x400 sub \$s2, \$s1, \$s3
 0x404 beq \$t2, \$s6, 7
 nop
 nop
 nop
 0x408 or \$t7, \$s6, \$s7
 0x40C add \$t4, \$s8, \$s8
 0x410 and \$s5, \$s6, \$s7
 0x414 add \$t0, \$t1, \$t2
 0x418 sw \$s3, 24(\$t1)
 0x41C addi \$t7, \$s6, 10
 0x420 add \$t8, \$s2, \$s2
 0x424 and \$s5, \$s6, \$s7
 0x428 add \$t0, \$t1, \$t2

Con lo stallo spreco di 3 cicli di clock (in modo che la fase IF dell'istruzione successiva vada a coincidere con la fase di WB dell'istruzione beq. **Situazione troppo frequente perché la soluzione sia accettabile.**



Soluzione con uno stallo di 3 cicli di clock





Soluzione 2 – «prevenire»




0x3F8 sw \$s4, 24(\$t1)	0x3F8 beq \$t2, \$s6, 10
0x3FC addi \$s4, \$s4, 100	0x3FC sw \$s4, 24(\$t1)
0x400 sub \$s2, \$s1, \$s3	0x400 addi \$s4, \$s4, 100
0x404 beq \$t2, \$s6, 7	0x404 sub \$s2, \$s1, \$s3
0x408 or \$t7, \$s6, \$s7	0x408 or \$t7, \$s6, \$s7
0x40C add \$t4, \$s8, \$s8	0x40C add \$t4, \$s8, \$s8
0x410 and \$s5, \$s6, \$s7	0x410 and \$s5, \$s6, \$s7
0x414 add \$t0, \$t1, \$t2	0x414 add \$t0, \$t1, \$t2
0x418 sw \$s3, 24(\$t1)	0x418 sw \$s3, 24(\$t1)
0x41C addi \$t7, \$s6, 10	0x41C addi \$t7, \$s6, 10
0x420 add \$t8, \$s2, \$s2	0x420 add \$t8, \$s2, \$s2
0x424 and \$s5, \$s6, \$s7	0x424 and \$s5, \$s6, \$s7
0x428 add \$t0, \$t1, \$t2	0x428 add \$t0, \$t1, \$t2
....
....

Branch delay slots

Le istruzioni immediatamente seguenti il salto vengono **sempre** eseguite (sia che il salto venga preso sia che non venga preso). +




Soluzione con branch delay slots - I





Soluzione con branch delay slots



Salto incondizionato – “prevenire” - I



Utilizzato all'interno dei cicli for / while. Non pone problemi. Si risolve con la riorganizzazione del codice.

396:	addi \$t6,\$t6,20	396:	j 80000
400:	add \$s0, \$s1, \$s2	400:	addi \$t6,\$t6,20
404:	j 80000	404:	add \$s0, \$s1, \$s2
Label	408: and \$s1, \$s2, \$s3	408:	and \$s2, \$s2, \$s3
80000:	or \$t0, \$t1, \$t2	80000:	or \$t0, \$t1, \$t2
80004:	sub \$t3, \$t4, \$t5	80004:	sub \$t3, \$t4, \$t5

j “lavora” nella fase di decodifica. Viene eseguita un’istruzione prima del salto: delayed jump. **Riempio tutti gli slot di esecuzione.**

L’esecuzione avviene fuori ordine, ma l’utente non vede differenze.

Come viene modificata la CPU (parte di datapath e parte di controllo)?



Salto incondizionato – “prevenire” - II



Prendo l'istruzione dalla destinazione del salto.

400:	add \$s0, \$s1, \$s2	400:	add \$s0, \$s1, \$s2
404:	j 80000	404:	j 80008
408:	and \$s1, \$s2, \$s3	408:	or \$t0, \$t1, \$t2
		412:	addi \$t6, \$t7, 100
		416:	and \$s2, \$s2, \$s3
80000:	or \$t0, \$t1, \$t2		
80004:	addi \$t6, \$t7, 100		
80008:	sub \$t3, \$t4, \$t5	80008:	sub \$t3, \$t4, \$t5

Riempio tutti gli slot di esecuzione.

E' il compilatore e riorganizzare il codice. Non sono richieste modifiche alla CPU.

Si può fare di meglio con una fase di fetch evoluta.



Modifiche della CPU



Non sempre i delay slot si riescono a riempire

3 slot sono tanti

Il miglioramento dell'architettura è richiesto.



Sommario



Hazard sul controllo

Anticipazione dei salti


Predizione dei salti



«predire»



0x400 sub \$s2, \$s1, \$s3
0x404 beq \$t2, \$s6, 7
0x408 or \$t7, \$s6, \$s7
0x40C add \$t4, \$s8, \$s8
0x410 and \$s5, \$s6, \$s7
0x414 add \$t0, \$t1, \$t2
0x418 sw \$s3, 24(\$t1)
0x41C addi \$t7, \$s6, 10
0x420 add \$t8, \$s2, \$s2
0x424 and \$s5, \$s6, \$s7
0x418 add \$t0, \$t1, \$t2




Supponiamo sia corretto continuare in sequenza (salto non preso). Scommettiamo.

E se la supposizione risultasse **non corretta**?




Flush delle 3 istruzioni



Flush della pipeline



- Sostituisco delle nop alle 3 istruzioni.
- 3 istruzioni sono tante. Cerchiamo di minimizzare l'impatto di una predizione errata.





Modifica della CPU



Obbiettivi:

- 1) **Identificare** l'hazard durante la **fase ID** di esecuzione della branch (possibile se condizioni semplici).
- 2) **Saltare all'istruzione** di destinazione del salto.
- 3) **Scartare una sola istruzione** nel caso di predizione errata.

400:	sub \$s2, \$s1, \$s3	IF	ID	EX \$s1- \$s3	MEM	WB s->\$2			
404:	beq \$t2, \$s6, 7		IF	ID Zero if (\$s2 == \$s5)	EX	MEM	WB		
408:	or \$t7, \$s6, \$s7			IF	ID	EX	MEM	WB	
424:	and \$s5, \$s6, \$s7				IF	ID	EX	MEM	WB

or ->  e poi proseguo con la add regolarmente.



1) Identificare l'Hazard nella fase ID



La fase di ID è la prima fase in cui la CPU (la UC) sa che l'istruzione è una beq.

Supponiamo a-priori che il salto **non debba essere preso** -> continuo in sequenza.
Scopro a-posteriori che il salto **deve essere preso**, ho creato un hazard che devo risolvere.

Come identifico che il salto deve essere preso?

Nella fase di DECODE: se "(il contenuto del registro source = contenuto del registro destinazione) e l'istruzione è una branch il salto doveva essere preso".

```
If (*rs == *rt) & (branch) then
    hazard_controllo
```

Qui tutti i dati che determinano l'hazard sono associate alla beq.



2. Saltare all'istruzione destinazione



Salto preso

Comparator

beq

and

0x424

PC + 4 = 408H

0x424

Costante = 7

or

0x404 beq \$t2, \$s6, 7
 0x408 or \$t7, \$s6, \$s7
 0x40C add \$t4, \$s8, \$s8
 0x410 and \$s5, \$s6, \$s7
 ...
 0x424 and \$s5, \$s6, \$s7

Hazard: Indirizzo successivo dovrà essere $PC + 4 + Offset * 4$ ($0x24$).
 Dove lo recupero? Come lo inserisco? **Anticipazione del calcolo.**



CPU modificata

- 0x404 beq \$t2, \$s6, 7
- 0x408 or \$t7, \$s6, \$s7
- 0x40C add \$t4, \$s8, \$s8
- 0x410 and \$s5, \$s6, \$s7
- ...
- 0x424 and \$s5, \$s6, \$s7

Anticipazione della valutazione della branch.
Anticipazione del calcolo dell'indirizzo di salto.

IF.Flush

Hazard detection unit

Control

Mux

ID/EX

MEM/WB

MEM/WB

MEM/WB

IF/ID

PC

Instruction memory

0x424 (and)

0x408 (or >nop)

flush

Come si fa?

Shift (left 2)

Registers

Sign-extend

*t2

*s6

ALU

Data memory

Mux

Mux

Mux


Forwarding unit

beq

i.it



Flush dell'istruzione OR



Istruzione nop





Si sostituisce nella parte master di IF/ID un'istruzione nulla. Un'istruzione che non farà nulla.

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sll \$s1, \$s2, 7	000000	X	10010	10001	00111 (7)	000000

\$s1 = \$s2 = \$zero, shmt = 0


Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
sll \$zero, \$zero, 0	000000	00000	00000	00000	00000 (0)	000000

L'istruzione sll con tutti «0» non fa «nulla»! Ma è un'istruzione regolare, che verrà eseguita regolarmente.





Esempio (salto da prendere) - II



0x42C
addi

0x424
and

0x40C
sll \$0,\$0,0 (nop)

0x404 beq \$t2, \$s6, 7
0x408 or \$t7, \$s6, \$s7

...
0x424 and \$s5, \$s6, \$s7
0x428 addi \$s0, \$s1, 100
0x42C lw \$t2, 24(\$t1)
0x43C sw \$t2, 28(\$t1)

I segnali di controllo viaggiano "normalmente". Manca il segnale di branch perchè generato e consumato nella fase di DEC.


No hazard sui dati

31/58

<http://borghese.di.unimi.it/>



Esempio (salto da prendere) - III



0x404 beq \$t2, \$s6, 7
0x408 or \$t7, \$s6, \$s7


...
0x424 and \$s5, \$s6, \$s7
0x428 addi \$s0, \$s1, 100
0x42C lw \$t2, 24(\$t1)
0x430 sw \$t2, 28(\$t1)

I segnali di controllo viaggiano "normalmente". Manca il segnale di branch perchè generato e consumato nella fase di DEC.

No hazard sui dati

32/58

<http://borghese.di.unimi.it/>



Esecuzione condizionata

In questo caso la branch è una “normale” istruzione, il cui risultato viene eliminato se l’istruzione non doveva essere eseguita.

Esempio di un’implementazione MIPS:

- movn \$8, \$11, \$4

Questa istruzione sposta il contenuto del registro 11 nel registro 8, se il contenuto del registro 4 non è zero.

- movz \$8, \$11, \$4

```

sub $s2, $s1, $s3
|
beq $t2, $s6, 7
/ \
Salto preso      Salto non preso
and $s5, $s6, $s7      or $t7, $s6, $s7

```

ARM v7 ha esecuzione condizionata di molte istruzioni.

ARM v8 ha ridotto il numero di istruzioni che vengono eseguite in modo condizionato (true RISC)

36/58

<http://borghese.di.unimi.it/>



Sommario



Hazard sul controllo

Anticipazione dei salti


Predizione dei salti



«predire»




0x400 sub \$s2, \$s1, \$s3
0x404 beq \$t2, \$s6, 7
0x408 or \$t7, \$s6, \$s7
0x40C add \$t4, \$s8, \$s8
0x410 and \$s5, \$s6, \$s7
0x414 add \$t0, \$t1, \$t2
0x418 sw \$s3, 24(\$t1)
0x41C addi \$t7, \$s6, 10
0x420 add \$t8, \$s2, \$s2
0x424 and \$s5, \$s6, \$s7
0x418 add \$t0, \$t1, \$t2



Supponiamo sia corretto continuare in sequenza (salto non preso). **Su cosa basiamo la supposizione a-priori?**



CPU con Predizione



Riorganizzazione del codice a seconda della predizione



<pre> sub \$s2, \$s1, \$s3 beq \$t2, \$s6, label: or \$t7, \$s6, \$s7 add \$t4, \$s8, \$s8 and \$s5, \$s6, \$s7 add \$t0, \$t1, \$t2 add \$t8, \$s2, \$s2 label: and \$s5, \$s6, \$s7 add \$t0, \$t1, \$t2 sw \$s3, 24(\$t1) addi \$t7, \$s6, 10 </pre>	<pre> sub \$s2, \$s1, \$s3 bne \$t2, \$s6, label2 and \$s5, \$s6, \$s7 add \$t0, \$t1, \$t2 sw \$s3, 24(\$t1) addi \$t7, \$s6, 10 label2: or \$t7, \$s6, \$s7 add \$t4, \$s8, \$s8 and \$s5, \$s6, \$s7 add \$t0, \$t1, \$t2 add \$t8, \$s2, \$s2 </pre>
---	--


Codice compilato → Speculazione (learning) → Codice riordinato → CPU

Feedback: CPU → Speculazione (learning)

A.A. 2021-2022 40/58 http://borghese.di.unimi.it/



Branch prediction buffer



Bit che indica se l'ultima volta il salto era stato eseguito o meno.

Bit meno significativi del PC

Previsione relativa a una beq con gli stessi bit meno significativi del PC. E' un problema?

```
START: 0x400 beq $t0, $t1, SALTA    for (t0=0;t0=t1;t0++)
        0x404 add $s0, $s1, $s2      {
        0x408 sub $s3, $s4, $s5
        0x40C addi $t0 $t0, 1
        0x410 j START                }
SALTA: 0x414 and $t2, $t3, $t4
```

Predittore = 0 (non salta) finchè dentro il ciclo



Problemi con questo BPB



```
START: 0x400 beq $t0, $t1, SALTA    for (t0=0;t0<=t1;t0++)
        0x404 add $s0, $s1, $s2      {
        0x408 sub $s3, $s4, $s5
        0x40C addi $t0 $t0, 1
        0x410 j START                }
SALTA: 0x414 and $t2, $t3, $t4
```



Durante il ciclo

Predizione (a-priori) = non salto
Esito (a-posteriori) = non salto (0->0)



All'ultima iterazione

Predizione (a-priori) = non salto
Esito (a-posteriori) = salto (0 -> 1)



Alla prima iterazione successiva

Predizione (a-priori) = salto
Esito (a-posteriori) = non salto (1->0)

2 errori per ogni ciclo

Algoritmi migliori di ottimizzazione dello scheduling per predizione ottima del salto.



1 errore per ogni ciclo

```

START: 0x400 beq $t0, $t1, SALTA   for (t0=0; t0<=t1; t0++)
        0x404 add $s0, $s1, $s2     {
        0x408 sub $s3, $s4, $s5
        0x40C addi $t0 $t0, 1
        0x410 j START                }
SALTA: 0x414 and $t2, $t3, $t4

```

La prima volta che la predizione non e' allineata con l'esito, non modifico la predizione.



Durante il ciclo

Predizione (a-priori) = non salto
Esito (a-posteriori) = non salto (0->0)



All'ultima iterazione

Predizione (a-priori) = non salto
Esito (a-posteriori) = salto (**non correggo la predizione, 1 solo errore**)




Alla prima iterazione successiva

Predizione (a-priori) = salto
Esito (a-posteriori) = non salto (0->0)



CPU con Predizione






Branch Prediction buffer a 2 bit - FSM



$\langle I, S, Y, f(S,I), Y(S), S_0 \rangle$

$I = \{ \text{salto_non_preso}, \text{salto_preso} \}$

$Y = \{ \text{salto_predetto_non_preso}, \text{salto_predetto_preso} \}$




Branch Prediction buffer a 2 bit - STG



$I = \{ \text{salto_non_preso}, \text{salto_preso} \}$

$Y = \{ \text{salto_predetto_non_preso}, \text{salto_predetto_preso} \}$

$S = \{ \text{salto_non_preso_0_errori}, \text{salto_non_preso_1_errore}, \text{salto_preso_0_errori}, \text{salto_preso_1_errore} \}$







Branch Prediction buffer a 2 bit - STT



	I=Taken	I=NotTaken	Y
S=Taken 0 errors	Taken 0 errors	Taken 1 error	Predict taken
S = Taken 1 error	Taken 0 errors	Not Taken 1 error	Predict taken
S=Not Taken 0 errors	Not Taken 1 error	Not Taken 0 errors	Predict Not taken
S = Not Taken 1 error	Taken 1 error	Not Taken 0 errors	Predict Not taken



A.A. 2021-2022



Salto incondizionato



Utilizzato all'interno dei cicli for / while. Non pone problemi. Si risolve con la riorganizzazione del codice.

400:	add \$s0, \$s1, \$s2	400:	add \$s0, \$s1, \$s2
404:	j 80000	80000:	or \$t0, \$t1, \$t2
Label 408:	and \$s1, \$s2, \$s3	80004:	sub \$t3, \$t4, \$t5
80000:	or \$t0, \$t1, \$t2		
80004:	sub \$t3, \$t4, \$t5		

j “lavora” nella fase di decodifica. Viene eseguita un’istruzione prima del salto: delayed jump. **Riempio tutti gli slot di esecuzione.**

L’esecuzione avviene fuori ordine, ma l’utente non vede differenze.


A.A. 2021-2022

48/58

<http://borghese.di.unimi.it>




CPU con Predizione



Evoluzioni della branch prediction



- 1) **Correlating predictors.** Comportamento locale e globale dei salti. Tipicamente 2 predittori a 2 bit (1 locale e 1 globale). Viene scelto il predittore a seconda che l'ultima volta abbia «indovinato» o meno.
- 2) **Tournament predictors.** Vengono utilizzati predittori multipli a 1 o 2 bit. Anche qui vengono utilizzati spesso un predittore locale un predittore globale. Per ogni branch viene selezionato il predittore migliore in base alla storia di quel particolare salto e anche la scelta può essere effettuata da un predittore a 2 bit.








Evoluzione della logica



Branch prediction buffer (4 kbyte nella CPU del Pentium 4). Si trova nel circuito di speculazione.


Neural Processing CPU (anche messa a fuoco, riconoscimento facciale...)



Kirin 990, Hawei P40 Serie, 2020





Esempio



Data la CPU sopra, specificare il contenuto di TUTTE le linee (dati e controllo) quando è in esecuzione il seguente segmento di codice:


```
0x400 addi $t3, $t1, 32
0x404 sub $t4, $t1, $t1
0x408 add $t1, $t2, $t3
0x 40C beq $t2, $s0, 40
0x410 sw $s2, 64($s0)
```

quando l'istruzione di addi si trova in fase di WB. Specificare sullo schema (con colore o con tratto grosso) quali linee, all'interno dei diversi stadi, trasportino dati e segnali di controllo utili all'esecuzione dell'istruzione, riferendosi alla situazione in cui l'istruzione di addi è in fase di WB. Specificare il colore in modo che sia evidente il tratto delle linee di controllo che trasportano il contenuto di \$t1, \$t2, \$s0, \$s2.





Criticità sui dati aggiuntive - II




0x39C sub \$t2, \$s4, \$s3
 0x400 add \$t2, \$s4, \$s3
 0x404 beq \$t2, \$s6, 7

Forwarding unit revised:

- Bypass fino al comparatore del risultato della sub



Criticità sui dati aggiuntive - III




0x39C sub \$t2, \$s4, \$s3
 0x400 add \$t2, \$s4, \$s3
 0x404 beq \$t2, \$s6, 7

Forwarding unit revised:

- Bypass fino al comparatore del risultato della sub
- Cosa fare per la add?



Criticità sui dati aggiuntive – IV



0x39C lw \$t2, \$s4,24(\$s3)
0x400 sw \$t2, \$s4, 24(\$s3)

Esercizio: modificare la CPU per eseguire correttamente le due istruzioni



Sommario



Hazard sul controllo

Anticipazione dei salti

Predizione dei salti