



Architettura degli elaboratori – II Turno 1 (cognomi A-G) Introduzione

Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento sul Patterson 5th edition: capitolo 4.1-4.4.

A.A. 2020-2021 1/55 http:\\borghese.di.unimi.it\



Sommario



- Introduzione
- Administratives
- La CPU a ciclo singolo

A 2020-2021 2/55 http://borghese.di.unimi.it/



Obbiettivo di un'architettura



Elabora in modo adeguato un input per produrre l'output.

 Le unità di ingresso (tastiera, mouse, rete, interfacce con dispositivi di acquisizione, ecc.) permettono all'elaboratore di acquisire informazioni e richieste dall'ambiente esterno (non solo controllo diretto dall'utente).



- L'architettura di elaborazione.
- Le unità di uscita (terminale grafico, stampanti, rete, ecc.) consentono al calcolatore di comunicare i risultati ottenuti dall'elaborazione all'ambiente esterno.

Input ==> Elaborazione ==> Output

A.A. 2020-2021

3/55

http:\\borghese.di.unimi.it\



Cosa fa un elaboratore?



- Algoritmi (sequenza di operazioni elementari -> istruzioni elementari).
 - Calcoli (calcolatore).
 - Operazioni logiche per controllo del flusso dell'elaborazione
 - Trasferimento con la memoria
 - I/O

∜

• **Programma** (Ada (Byron) Lovelace, 1830) = Algoritmi in Software (calcolo della serie di Bernulli, linguaggio «Ada»)

<u>Come lo fa?</u> Hardware: calcoli e operazioni logiche vengono implementare da un' architetture di elaborazione. Circuiti costituiti da porte logiche. Sono architetture sequenziali (una istruzione alla volta)

Terza rivoluzione della nostra civiltà: la rivoluzione agricola, la rivoluzione industriale e la rivoluzione dell'informatica (e delle biotecnologie).

A.A. 2020-2021

4/55

http://borghese.di.unimi.it/



Architetture LOAD/STORE



• CPU + registri + memoria locale (dentro la CPU - cache)

Architetture LOAD/STORE: gli operandi dell'ALU possono provenire **soltanto** dai registri ad uso generale contenuti nella CPU e **non** possono provenire dalla memoria principale. Sono necessarie apposite istruzioni di:

- caricamento (LOAD) dei dati da memoria ai registri;
- memorizzazione (STORE) dei dati dai registri alla memoria.

Memoria

Uno degli obiettivi del corso è capire come sia stato reso efficiente il sistema di memoria.

A.A. 2020-2021 5/55 http://borghese.di.unimi.it/



Famiglie di architetture



- CISC (Complex Instruction Set Computer)
- RISC (Reduced Instruction Set Computer)

"Reduced" è un elemento di forza! (cf. rasoio di Occam: "the simplest the best" – "Entities should not be multiplied without necessity" - legge della parsomonia)

A 2020-2021 6/55 http://borghese.di.unimi.it/





CPU di tipo CISC

- Caratterizzate da elevata complessità delle istruzioni eseguibili ed elevato numero di istruzioni che costituiscono l'insieme delle istruzioni.
- Numerose modalità di indirizzamento per gli operandi dell'ALU che possono
 provenire da registri oppure da memoria, nel qual caso l'indirizzamento può essere
 diretto, indiretto, con registro base, ecc.
- Dimensione variabile delle istruzioni a seconda della modalità di indirizzamento di
 ogni operando

 complessità di gestione della fase di prelievo o fetch in quanto a
 priori non è nota la lunghezza dell'istruzione da caricare.
- Elevata complessità della CPU stessa (cioè dell'hardware relativo) in termini degli
 elementi che la compongono con la conseguenza di rallentare i tempi di esecuzione
 delle operazioni. Elevata profondità dell'albero delle porte logiche, utilizzato per la
 decodifica.

A.A. 2020-2021 7/55 http://borghese.di.unimi.it/



Utilizzo architettura Intel 80x86: le 10 istruzioni più frequenti



° Rank	instruction Integer	· Average Percent total exe	cuted	
1	load	22%		
2	conditional branch	20%		
3	compare	16%		
4	store	12%		
5	add	8%		
6	and	6%		
7	sub	5%		
8	move register-register	4%		
9	call	1%		
10	return	1%		
	Total	96%		
° Simple instructions dominate instruction frequency => RISC				

A A 2020-2021 8/55 http://borghesc.di.unimi.it/

	I diversi formati di istru	zioni
Variabile		. 🖂
Fisso (MIPS)		
Ibrido		
	eso consente di massimizzare la velocità, il fo are la lunghezza del codice.	ormato ibrido consente
A.A. 2020-2021	9/55	$http: \hspace{-0.1cm} -0.1cm$





Architetture di tipo RISC




- Ispirate al principio di eseguire soltanto istruzioni semplici: le operazioni complesse vengono scomposte in una serie di istruzioni più semplici da eseguire in un ciclo base ridotto, con l'obiettivo di migliorare le prestazioni ottenibili dalle CPU CISC.
- Caratterizzate da istruzioni molto semplificate.
- Gli operandi dell'ALU possono provenire dai registri ma non dalla memoria. Per il trasferimento dei dati da memoria ai registri e viceversa si utilizzano delle apposite operazioni di caricamento (load) e di memorizzazione (store)
 ⇒ architetture load/store.
- CPU relativamente semplice ⇒ si riducono i tempi di esecuzione delle singole istruzioni, che sono però meno potenti delle istruzioni CISC.
- Dimensione fissa delle istruzioni ⇒ più semplice la gestione della fase di prelievo (fetch) e della codifica delle istruzioni da eseguire
- Architetture RISC sono architetture load/store native

A.A. 2020-2021 10/55 http:\\borghese.di.unimi.it\











Architetture II (6cfu)



Turno 1 - Cognomi A-G

Docente: Prof. N. Alberto Borghese: alberto.borghese@unimi.it

Laboratorio Assembler (configurazione attuale):

Prof. Marco Tarini (Turno 1, cognomi A-G),

Dott. Massimo Rivolta (on-line),

Dott. Christian Quadri (Turno 2, cognomi H-Z, Prof. Nicola Basilico)

Orario e aule per la parte di teoria (se riaprirà la didattica in presenza):

Lunedì Ore 11.30-13.30 Aula Magna Alberto Bertoni, via Celoria 18 Mercoledì Ore 09.30-11.30 Aula Magna Alberto Bertoni, via Celoria 18

Orario di ricevimento: su appuntamento (per ora in aula virtuale).

Materiale sensibile delle lezioni caricato su Ariel.

Strumento principale di contatto: email!

A.A. 2020-2021 15/55 http:\\borghese.di.unimi.it\



Programma



Sito principale:

http://borghese.di.unimi.it/Teaching/Architettura_II/_Arch_II.html

Programma (syllabus + slide):

 $http://borghese.di.unimi.it/Teaching/Architettura_II/Programma_2020-2021.html$

Argomenti principali:

CPU (avanzate)

Gerarchie di memoria e memoria virtuale

Interconnessioni

A.A. 2020-2021 16/55 http://borghese.di.unimi.it/

8



Esame



Parte teorica (2/3 del voto).

- Prova scritta + orale. Appelli ogni 1 / 2 / 3 mesi, al di fuori dal periodo delle lezioni.
- L'orale sarà in presenza e inizierà con la correzione della prova scritta.
- I compitini (se potranno essere fatti) sostituiranno integralmente l'esame -> l'orale è facoltativo.
- Per sostenere l'esame occorre iscriversi sul SIFA all'<u>appello scritto</u>. Non è permesso portare il telefonino nell'aula dello scritto.

Parte di laboratorio (1/3 del voto).

A.A. 2020-2021





http:\\borghese.di.unimi.it\

Materiale didattico

http://borghese.di.unimi.it/Teaching/Architettura_II/References.rtf


Testo di base (è disponibile sia in inglese che in italiano):


"Computer Organization & Design: The Hardware/Software Interface (MIPS edition)", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Fifth Edition, 2013. Sono disponibili anche una versione RISC V e una versione ARM, che non sono state adottate. E' disponibile la nuova versione MIPS, la sesta edizione con cambiamenti minimi rispetto alla quinta edizione.

Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quarta edizione, Zanichelli, 2014 (Nota: la quarta edizione Zanichelli è la traduzione della quinta edizione inglese).

Per il laboratorio viene utilizzato il SW MARS di emulazione dell'assembler MIPS: https://courses.missouristate.edu/KenVollmar/MARS/

A.A. 2020-2021 18/55 http:\\borghese.di.unimi.it\







I componenti di un'architettura




CPU

- Banco di registri (Register File) ad accesso rapido, in cui memorizzare i dati di utilizzo più frequente. Il tempo di accesso ai registri è circa 10 volte più veloce del tempo di accesso alla memoria principale.
- Registro Program counter (PC). Contiene l'indirizzo dell'istruzione corrente da aggiornare durante l'evoluzione del programma, in modo da prelevare dalla memoria la corretta sequenza di istruzione;
- Registro *Instruction Register (IR)*. Contiene l'istruzione in corso di esecuzione. Questo registro verrà utilizzato più avanti nelle architetture multi-ciclo.
- Unità per l'esecuzione delle operazioni aritmetico-logiche (Arithmetic Logic Unit ALU). I
 dati forniti all'ALU possono provenire da registri oppure direttamente dalla memoria, a
 seconda delle modalità di indirizzamento previste;
- Unità aggiuntive per elaborazioni particolari come unità aritmetiche per dati in virgola mobile (Floating Point Unit FPU), sommatori ausiliari, ecc.;
- Unità di controllo. Controlla il flusso e determina le operazioni di ciascun blocco.

MEMORIA PRINCIPALE

A.A. 2020-2021 21/55 http://borghese.di.unimi.it/





Tipi di istruzioni



- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
 - Istruzioni aritmetico-logiche;
 - Istruzioni di trasferimento da/verso la memoria (load/store);
 - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
 - Istruzioni di trasferimento in ingresso/uscita (I/O).

A.A. 2020-2021 23/55

Definizione di un'ISA (Instruction Set Architecture)



http:\\borghese.di.unimi.it\

Definizione del funzionamento: insieme delle istruzioni (interfaccia verso i linguaggi ad alto livello).

- Tipologia di istruzioni.
- Meccanismo di funzionamento.

Definizione del formato: codifica delle istruzioni (interfaccia verso l'HW).

- Formato delle istruzioni.
- Suddivisione in gruppi omogenei dei bit che costituiscono l'istruzione.

Alcune domande:

- Come e dove si specifica il tipo di istruzione?
- Come e dove si specifica da dove vengono letti i dati?
- Come e dove si specifica dove si scrivono i dati prodotti?
- Come viene gestita la memoria in lettura e scrittura?
- Come vengono gestiti i salti?

A.A. 2020-2021

24/55

http:\\borghese.di.unimi.it\




Codifica (modulare) delle istruzioni architettura





- Tutte le istruzioni MIPS hanno la stessa dimensione (32 bit) Architettura RISC.
- Le istruzioni vengono suddivise in gruppi di bit funzionali (campi).
- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
 - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (6 bit) più significativi (codice operativo - OPCODE)
- Le istruzioni MIPS sono di 3 tipi (formati):
 - Tipo R (register) Lavorano su 3 registri.
 - · Istruzioni aritmetico-logiche.
 - Tipo I (immediate) Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.
 - · Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
 - Tipo J (jump) Lavora senza registri: codice operativo + indirizzo di salto.
 - · Istruzioni di salto incondizionato.


	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	ор	rs	rt	rd	shamt	funct
I	ор	rs	rt	Indirizzo / costante		
J	ор	indirizzo				


A.A. 2020-2021 25/55 http://borghese.di.unimi.it/















































































Osservazioni



Il ciclo di esecuzione di un'istruzione si compie in un unico ciclo di clock.



Ogni unità funzionale può essere utilizzata 1 sola volta.



Duplicazione Memoria: Memoria dati e memoria istruzioni. Triplicazione ALU: 3 ALU: 2 sommatori + 1 general purpose.



Il periodo del clock è determinato dal cammino critico dell'istruzione più lunga: lw. Utilizzare un clock per ogni fase di esecuzione porterebbe ad un tempo di esecuzione variabile per le diverse istruzioni: beq = 3 cicli di clock, aritmetche e sw, 4 cicli di clock, lw 5 cicli di clock. Si può fare di meglio.

A.A. 2020-2021 53/55 http:\\borghese.di.unimi.it\



Alcuni esercizi



Specificare il contenuto di tutti i bus durante l'esecuzione delle seguenti istruzioni:

0x00000400 or \$s5, \$t2, \$t1 0x00000400 sw \$s1, 1024(\$s0)

0x00010000 add \$t4, \$s5, \$s1

0x00010000 addi \$t1, \$t4, 100

0x00000400 beq \$s2, \$s1, label

Si supponga label l'istruzione all'indirizzo 0x000410 e che il salto venga preso.

A A 2020-2021 54/55 http://borghese.di.unimi.it/



Sommario



- Introduzione
- Administratives
- La CPU a ciclo singolo

A.A. 2020-2021

55/55

http:\\borghese.di.unimi.it\