



La pipeline

Prof. Alberto Borghese
Dipartimento di Scienze dell'Informazione
alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento al Patterson edizione 5: 4.5 e 4.6



Sommario


Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline



The control and data path



Osservazioni



Il ciclo di esecuzione di un'istruzione si compie in un **unico** ciclo di clock.



Ogni unità funzionale può essere utilizzata 1 sola volta.



Duplicazione Memoria: Memoria dati e memoria istruzioni.
Triplificazione ALU: 3 ALU: 2 sommatori + 1 general purpose.



Il periodo del clock è determinato dal cammino critico dell'istruzione più lunga: lw.
Utilizzare un clock per ogni fase di esecuzione porterebbe ad un tempo di esecuzione variabile per le diverse istruzioni: beq = 3 cicli di clock, aritmetiche e sw, 4 cicli di clock, lw 5 cicli di clock. Si può fare di meglio => pipeline.



Intuizione della pipeline

Anna, Bruno, Carla e Dario devono fare il bucato.

Devono lavare, asciugare, piegare e mettere via ciascuno un carico di biancheria (4 stadi per la lavorazione del bucato)



La lavatrice richiede 30 minuti.



L'asciugatrice richiede 30 minuti.




Stirare richiede 30 minuti.



Piegare e mettere via richiede 30 minuti.




La lavanderia sequenziale



In totale vengono richieste 8 ore.



Lavanderia con pipeline



In totale vengono richieste 3.5 ore.



Osservazioni sulla pipeline

Il tempo di ciascuna operazione elementare non viene ridotto.

Gli stadi della pipe-line lavorano in contemporanea perché utilizzano unità funzionali diverse.

Le unità funzionali lavorano sequenzialmente (in passi successivi) su istruzioni successive.

Tutto il materiale che serve per il passo successivo viene prelevato dal passo precedente.

Viene aumentato il throughput.



Sommario




Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline




Ciclo di esecuzione di un'istruzione MIPS



Le istruzioni richiedono 5 passi → 5 stadi della pipe-line



Schema generale CPU a ciclo singolo




Utilizzo unità funzionali della CPU



Passo esecuzione	ALU (+4)	Mem Instr.	Register File R	ALU (Pc+Offset)	ALU	Mem Dati	Register File W
Fase fetch	Yes	Yes	NO	NO	NO	NO	NO
Decodifica	NO	NO	Yes	NO	NO	NO	NO
Exe – beq	NO	NO	NO	Yes	Yes (diff)	NO	NO
Exe – j	NO	NO	NO	NO	NO	NO	NO
Exe – R	NO	NO	NO	NO	Yes	NO	NO
Exe sw / lw	NO	NO	NO	NO	Yes	NO	NO
Mem – lw/sw	NO	NO	NO	NO	NO	Yes R/W	NO
Mem – altre	NO	NO	NO	NO	NO	NO	NO
WB – R	NO	NO	NO	NO	NO	NO	Yes
WB – lw	NO	NO	NO	NO	NO	NO	Yes
WB sw/beq	NO	NO	NO	NO	NO	NO	NO



I 5 stadi della pipeline



Tra due cicli sono posti dei registri denominati **registri di pipe-line**.


Nomi degli stadi di pipeline:

- IF: Prelievo istruzione (Instruction fetch)
- ID: Decodifica istruzione (+lettura register file)
- EX: Esecuzione
- MEM: Accesso a memoria (lettura/scrittura)
- WB: Scrittura del register file

NB Uno stadio inizia il suo lavoro quando il clock va basso e trasferisce in quello stadio l'elaborazione effettuata dallo stadio precedente



CPU con pipeline





Il ruolo dei registri



Ciascuno stadio produce un risultato. La parte di risultato che serve agli stadi successivi deve essere memorizzata in un registro.

Il registro mantiene l'informazione anche se lo stadio precedente riutilizza l'unità funzionale. Esempio: l'istruzione letta viene salvata nel registro IF/ID (cf. Instruction Register), nella fase IF posso leggere un'altra istruzione.

Il registro mantiene tutte le informazioni che servono per l'esecuzione dello stadio presente fino all'esecuzione della fase di WB. Ad esempio il numero del registro di scrittura viene selezionato nella fase EX e viene portato avanti fino alla fase di WB.



La UC della CPU con pipeline



Definizione dei segnali di controllo per ogni stadio, per ogni istruzione.

Definizione dell'UC in grado di generare correttamente questi segnali.



Segnali di controllo su 1 bit



Nome segnale	Effetto quando è negato	Effetto quando è affermato
RegDst	Il numero del registro destinazione proviene dal campo <i>rt</i> (R2, bit 20-16)	Il numero del registro destinazione proviene dal campo <i>rd</i> (bit 15-11)
RegWrite	Nessuno	Nel registro specificato all'ingresso registro scritto del Register File, viene scritto il valore presente all'ingresso Dato Scritto
ALUSrc	Il secondo operando della ALU proviene dalla seconda uscita in lettura del Register File	Il secondo operando della ALU è la versione estesa (con segno) del campo <i>offset</i>
Branch	Il valore del PC viene sostituito dall'uscita del sommatore che calcola PC+4 (condizionato all'uscita di ALU)	Il valore del PC viene sostituito dall'uscita del sommatore che calcola la destinazione del salto (condizionato all'uscita di ALU)
MemRead	Nessuno	Il contenuto della cella di memoria dati indirizzata dal MAR è posto nel MDR
MemWrite	Nessuno	Il contenuto in ingresso al MDR, viene memorizzato nella cella il cui indirizzo è caricato nel MAR
MemtoReg	Il valore inviato all'ingresso Dato al Register File proviene dalla ALU	Il valore inviato all'ingresso Dato al Register File proviene dalla memoria

Scrittura PC e scrittura dei registri di pipeline ad ogni fronte di clock (ad ogni stadio).



Osservazioni



Il contenuto di *rt* ed il numero di scrittura nel Register File (*rd*) vengono portati attraverso i vari stadi.

Nella fase di fetch e di decodifica non esistono segnali di controllo particolari.

I segnali di controllo particolari (legati alle diverse istruzioni) si possono così raggruppare:


Istruzione	Exec				Memory			WB	
	Reg Dst	ALUs1	ALUs0	ALU Src	Branch	Mem Read	Mem Write	Reg Write	Mem2 Reg
Format-R	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
sw	X	0	0	1	0	0	1	0	X
beq	X	0	1	0	1	0	0	0	X



Generazione dei segnali di controllo




I segnali di controllo vengono generati nello stadio di decodifica e propagati.



Viene separata la fase di generazione dei segnali di controllo dalla fase di utilizzo.



UC per pipeline





Sommario




Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline



Rappresentazione convenzionale della pipeline





MIPS e pipeline



Fase di fetch semplificata: tutte le istruzioni hanno la stessa lunghezza.

Numero ridotto di formati, i registri sono sempre nella stessa posizione (si può decodificare il codice operativo e leggere i registri).


Non ci sono operazioni sui dati in memoria: se utilizzo la ALU per effettuare dei calcoli, non dovrò accedere alla memoria. Se utilizzo la ALU per calcolare l'indirizzo, accederò alla memoria nell'istante successivo.

Allineamento delle istruzioni al byte.

Su architetture CISC la pipeline sarebbe più complicata...., ma vedremo che le gerarchie di memoria aiutano a semplificare il problema.




I vantaggi della pipeline





Visualizzazione grafica di una pipeline



Rappresentazione grafica di una istruzione di add in pipeline



Esempio: add \$s0, \$t0, \$t1



I rettangoli grigi a destra indicano lettura, a sinistra indicano scrittura. I componenti bianchi, indicano il loro non utilizzo.

Esempio: lw \$t0, 20(\$t1)

Esempio: sw \$s0, 20(\$s1)



Miglioramento delle prestazioni




Il miglioramento massimo è una riduzione del tempo di un fattore pari al numero di stadi della pipe-line.

Nell'esempio precedente (2 istruzioni di lw), il tempo richiesto con la pipe-line è di 12ns contro i 20ns senza pipe-line. Il miglioramento teorico, prevedrebbe 4ns. Allora?

Throughput!! Miglioramento relativo al lavoro globale (con pipe-line senza stalli, 2ns ad istruzione)



CPU con pipeline





Esempio di esecuzione



Cosa si trova nei diversi cicli di clock nella pipeline durante l'esecuzione di queste istruzioni?

lw \$s0, 20(\$s1)	sub \$t0, \$t1, \$t2	add \$t1, \$t2, \$t3
beq \$s1, \$s2, 20	sw \$t2, 36(\$t3)	or \$t6, \$s0, \$s1

NB Occorre specificare il contenuto della parte master e slave dei registri di pipeline.



Esempio di esecuzione



Cosa si trova nella pipeline durante l'esecuzione di questo segmento di codice (dati + controllo)?

```
0x4000 lw $t1, 24($t2)
0x4004 beq $t1, $s2, 20
0x4008 add $s0, $t1, $s2
0x400C sw $t2, 36($t1)
0x4010 sub $t0, $t1, $t2
0x4014 or $s3, $t4, $t5
```

NB Occorre specificare il contenuto della parte master e slave dei registri di pipeline.

I segnali di controllo fluiscono anch'essi da sinistra verso destra.

Il segnale di scrittura nel register file viene generato nella fase ID ma viene consumato nella fase WB.

Il segnale di scrittura nel register file proviene dalla fase di WB.



Sommario



Introduzione sulla pipeline

Gli stadi della pipeline

Rappresentazione del flusso di esecuzione in una pipeline