

Cognome e nome:

Matricola:

1. [6] Data la CPU N. 1, specificare il contenuto di **tutte le linee** (dati e controllo), quando è in esecuzione il seguente segmento di codice [4]:

0x00000400 or \$s5, \$t2, \$t1

0x00000404 lw \$s1, 8(\$s0)

0x00000408 add \$t4, \$s5, \$s4

0x0000040C addi \$t1, \$s1, 100

0x00000410 sw \$s2, 32(\$t1)

0x00000414 sub \$s2, \$s0, \$s2

quando l'istruzione di or si trova in fase di WB. **Sottolineare quali linee trasportano segnali utili.**

2. [6] Descrivere come funzionano le seguenti tecniche e i seguenti componenti e dire se sono associati principalmente all'approccio software o hardware di sfruttamento del Parallelismo a Livello di Istruzioni (ILP) e perchè. In alcuni casi la risposta corretta può essere entrambi gli approcci:

1. Predizione dei salti
2. Parallelizzazione dell'esecuzione
3. VLIW
4. Superscalare
5. Parallelizzazione dinamica
6. Esecuzione fuori ordine
7. Speculazione
8. Buffer di riordino
9. Ridenominazione dei registri
10. Parallelizzazione statica
11. Espansione dei cicli

3. [2] Cos'è un hazard? Quali tipi di hazard vengono identificati? Cos'è uno stallo? Stallo e bolla sono la stessa cosa? Si verificano hazard nell'esecuzione del codice precedente? Motivare la risposta.

4. [7] Spiegare come funziona l'Hazard Detection Unit e disegnare almeno una parte del circuito logico implementato in essa. Spiegare come funziona l'unità di controllo quando si verifica una condizione di Stall on Load.

5. [2] Cosa si intende per Superpipeline? Come varia il throughput con il numero di stadi? Come varia la velocità di esecuzione della singola istruzione? Perché? Cos'è il flush di una pipeline?


8. [6] Cosa sono gli interrupt e le eccezioni? Come vengono gestite dai sistemi operativi? Specificare gli elementi della CPU che sono dedicati alla gestione delle eccezioni e supportano il sistema operativo nel MIPS. Modificare la CPU sopra per potere gestire un'eccezione di "Overflow". Cosa si intende per mascheramento degli interrupt? Viene praticato nei MIPS? Scrivere lo scheletro di un programma assembler di risposta alle eccezioni.

9. [7] Cos'è un bus? Cosa si intende per gerarchie di bus? Perché è stata introdotta? Cosa si intende per transazione sul bus? Che differenza c'è tra transazione sincrona e asincrona? Come è fatto un disco rigido magnetico? Come è fatto un disco a stato solido? Quali sono i vantaggi delle due tecnologie? Calcolare il tempo di utilizzo di una CPU a 1 GHz, quando deve acquisire da: 1 mouse (2 byte per ogni trasferimento, con almeno 30 trasferimenti / secondo), da un disco rigido che trasferisce blocchi di 8 Kbyte e deve trasferire a 2 MByte /s, sapendo che ogni trasferimento ha un costo di 300 cicli di clock più 10 cicli di clock ogni 4 word trasferite. Quali sono le modalità utilizzabili per gestire l'I/O? Quale sarebbe la modalità più adatta in questo caso e perché?

10. [1] Cos'è lo SPEC? Cosa misura 1 FLOPS? Cosa rappresentano il CPI e l'IPC? Possono assumere valori frazionari? Perché?

Registri del register file

0	zero	constant 0	16	s0	callee saves
1	at	reserved for assembler	...		(caller can clobber)
2	v0	expression evaluation &	23	s7	
3	v1	function results	24	t8	temporary (cont'd)
4	a0	arguments	25	t9	
5	a1		26	k0	reserved for OS kernel
6	a2		27	k1	
7	a3		28	gp	Pointer to global area
8	t0	temporary: caller saves	29	sp	Stack pointer
...		(callee can clobber)	30	fp	frame pointer (s8)
15	t7		31	ra	Return Address (HW)



CPU N. 1

