



La struttura delle memorie

Prof. Alberto Borghese Dipartimento di Scienze dell'Informazione

alberto.borghese@unimi.it

Università degli Studi di Milano

Riferimento Patterson: 2.11 - 5.2, 5.4, 5.5, 5.7, 5.8, C8, C9.

A.A. 2012-2013 1/46 http://borghese.di.unimi.it/



Sommario



SRAM.

DRAM.

Criteri di progettazione



Memoria Principale



- Le memorie in cui ogni locazione può essere raggiunta in un breve e prefissato intervallo di tempo misurato a partire dall'istante in cui si specifica l'indirizzo desiderato, vengono chiamate memorie ad accesso casuale (Random Access Memory RAM)
- Nelle RAM il *tempo di accesso alla memoria* (tempo necessario per accedere ad una parola di memoria) è *fisso* e *indipendente* dalla posizione della parola alla quale si vuole accedere.
- Il contenuto delle locazioni di memoria può rappresentare sia istruzioni che dati, sui quali l'architettura sta lavorando.
- La memoria può essere visto come un array monodimensionale.


A.A. 2012-2013 3/46 http:\\borghese.di.unimi.it\



La memoria



- La memoria è vista come un unico grande array uni-dimensionale.
- Un indirizzo di memoria costituisce un indice all'interno dell'array.





Indirizzi nella memoria principale



- La memoria è organizzata in parole composte da n-bit che possono essere indirizzati separatamente.
- Ogni parola di memoria è associata ad un indirizzo composto da k-bit.
- I 2^k indirizzi costituiscono lo *spazio di indirizzamento* del calcolatore. Ad esempio un indirizzo composto da 32-bit genera uno spazio di indirizzamento di 2³² o 4Gbyte.
- · Ottimizzazione della struttura
 - Tecnologia three-state
 - Struttura a matrice

A.A. 2012-2013 5/46 http:\\borghese.di.unimi.it\




Cella di memoria



La memoria è suddivisa in celle, ciascuna delle quali assume un valore binario stabile. Si può scrivere il valore 0/1 in una cella.

Si può leggere il valore di ciascuna cella.





Quale struttura di memoria abbiamo già incontrato?


Control (lettura – abilitazione; scrittura) Select (cf. dataport) Data in & Sense (Data in & Data out).


.A. 2012-2013


6/46



















Migliore strutturazione




- C'e' un limite elettrico al numero di linee che si possono collegare assieme.
- E' più conveniente separare la lettura delle linee dalla lettura delle colonne (estrazione di una linea «lunga» dalla memoria).



Indirizzamento SRAM a matrice



Esempio: SRAM 32K x 8 bit. Trasformo 32K linee in una matrice: 512 linee x 64 (bit)





Il decodificatore sarà a 9 bit $(\log_2 512)$ per selezionare una delle 512 linee (cf. cache). Ciascuna linea fornisce 64 bit. Ne seleziono uno con il Mux (controllato dai 6 bit meno significativi).


Nell'approccio non a matrice avrei avuto bisogno di un decodificatore a 15 bit ($\log_2 32 K$). Qual è il vantaggio?


Quale gruppo di 64 b_i leggo dalle SRAM?


A.A. 2012-2013 15/46 http:\\borghese.di.unimi.it\

















I problemi delle DRAM



I condensatori si scaricano (qualche millisecondo)

refresh gestito autonomamente dal controllore della memoria mediante ciclo lettura/scrittura

Cosa leggo/scrivo? Quale/i bit?





Specifiche delle DRAM (Patterson and Hennessy, 2008)



Year introduced	Chip size	\$ per GB	Total access time to a new row/column	Column access time to existing row
1980	64 Kbit	\$1,500,000	250 ns	150 ns
1983	256 Kbit	\$500,000	185 ns	100 ns
1985	1 Mbit	\$200,000	135 ns	40 ns
1989	4 Mbit	\$50,000	110 ns	40 ns
1992	16 Mbit	\$15,000	90 ns	30 ns
1996	64 Mbit	\$10,000	60 ns	12 ns
1998	128 Mbit	\$4,000	60 ns	10 ns
2000	256 Mbit	\$1,000	55 ns	7 ns
2004	512 Mbit	\$250	50 ns	5 ns
2007	1 Gbit	\$50	40 ns	1.25 ns

Tempo di accesso della cache primaria = 0,16ns Tempo di accesso della cache secondaria = 0.3ns

. 2012-2013 24/



Evoluzione delle SRAM e DRAM



Synchronous version.

Trasferimento *a burst* o a pagina: trasferimento consecutivo di parole ad indirizzi consecutivi (e.g. RAM EDO).

SDRAM (Synchronous DRAM)

La fase di indirizzamento e di recupero dei dati vengono separate in modo da ridurre al minimo l'impatto della latenza.

Tra l'indirizzamento ed il recupero dei dati, il processore puo' eseguire altri compiti (NB il processore puo' essere la CPU o il controllore della memoria, o altro: il dispositivo che controlla la memoria).

DDR-SDRAM. Riescono a trasferire 2 bit per ciclo di clock. Frequenza doppia rispetto alla frequenza del clock del bus.

A.A. 2012-2013 25/46 http:\\borghese.di.unimi.it\



Organizzazione della memoria



Organizzazione a matrice (cf. cache) Organizzazione gerarchica.

A A 2012-2013 26/46 http:\\borghese.di.unimi.it\



Sommario



SRAM DRAM

Criteri di progettazione

.A. 2012-2013 27/46



Principio di località



http:\\borghese.di.unimi.it\

http:\\borghese.di.unimi.it\


I programmi riutilizzano dati e istruzioni che hanno usato di recente.

Regola pratica: un programma spende circa il 90% del suo tempo di esecuzione per solo il 10% del suo codice.

Basandosi sul passato recente del programma, è possibile predire con ragionevole accuratezza quali dati e istruzioni userà nel prossimo futuro.

località temporale elementi ai quali si è fatto riferimento di recente saranno utilizzati ancora nel prossimo futuro.

località spaziale elementi i cui indirizzi sono vicini, tendono ad essere referenziati in tempi molto ravvicinati.





Tassonomia del funzionamento



HIT Successo nel tentativo di accesso ad un dato: è presente al livello superiore della gerarchia.

MISS Fallimento del tentativo di accesso al livello superiore della gerarchia => il dato o l'indirizzo devono essere cercati al livello inferiore.

HIT_RATE Percentuale dei tentativi di accesso ai livelli superiori

della gerarchia che hanno avuto successo.

HIT_RATE = Numero_successi / Numero_accessi_memoria

MISS_RATE Percentuale dei tentativi di accesso ai livelli superiori

della gerarchia che sono falliti

MISS_RATE = Numero_fall. / Numero_accessi_memoria

 $HIT_RATE + MISS_RATE = 1$

HIT TIME Tempo richiesto per verificare se il blocco è presente al livello attuale

della memoria.

MISS_PENALTY Tempo richiesto per sostituire il blocco di memoria mancante al livello

superiore + tempo necessario per inviarlo al processore.

.A. 2012-2013 30/46 http://borghese.di.unimi.it/



Prestazione di una memoria



Tempo di accesso.

Per una memoria a random-access, è il tempo richiesto per eseguire un'operazione di lettura / scrittura. Più precisamente è il tempo che intercorre dall'istante in cui l'indirizzo si presenta alla porta di lettura della memoria all'istante in cui il dato diventa disponibile.

Per una memoria non random-access, è il tempo richiesto per posizionare il dispositivo di lettura / scrittura in corrispondenza dell'informazione da leggere / scrivere.

Memory cycle time: si applica ad una memoria random-access. E' il tempo di accesso più il tempo necessario perchè possa avvenire un secondo accesso a memoria.

Transfer rate: quantità di informazione trasferita nell'unità di tempo si misura in: Numero_dati (in byte) / s.

A.A. 2012-2013 31/46 http:\\borghese.di.unimi.it\



Valutazione prestazioni memoria



Obbiettivo principale della gerarchia di memoria è incrementare le prestazioni => diminuire la velocità di accesso sia in caso di HIT che di MISS.

Cosa succede in caso di MISS?

HIT_TIME Tempo di accesso al livello superiore (che comprende

anche il tempo necessario per determinare se l'accesso

ha avuto successo oppure fallisce.

MISS_PENALTY è composto da:

TEMPO DI ACCESSO per accedere alla prima parola del blocco dopo che è stato rilevato il fallimento.
TEMPO DI TRASFERIMENTO per trasferire le altre

parole del blocco al livello superiore.

 ${\tt MISS_TIME} = > {\tt HIT_TIME} + {\tt MISS_PENALTY}$

A A 2012-2013 32/46 http:\\borghese.di.unimi.it\



Gestione dei fallimenti di una cache



Hit – è quello che vorremmo ottenere, il funzionamento della CPU non viene alterato.

Miss – in lettura devo aspettare che il dato sia pronto in cache -> stallo.

Passi da eseguire in caso di Miss (fase Mem):

- 1) Ricaricare la pipeline (indirizzo dell'istruzione (PC-> PC-4), decodifica, esecuzione, memoria...)
- 2) Leggere il blocco di memoria dalla memoria principale.
- 3) Trasferire il blocco in cache, aggiornare i campi validita' e tag.
- Avviare la fase di fetch, decodifica, esecuzione, memoria dell'istruzione con i dati corretti.

NB Il programma non può continuare!!

In scrittura?

A 2012-2013 33/46



Criteri di progettazione




http:\\borghese.di.unimi.it\

Cache primaria: massimizzo Hit rate.

Cache secondaria: minimizzo Miss penalty (massimizzo transfer rate).

A A 2012-2013 34/46 http:\\borghese.di.unimi.it\



Miss rate in funzione della lunghezza del blocco La parola di cache (blocco) è un multiplo della parola della macchina. Vantaggi: per la località spaziale, diminuisco la frequenza di miss. Svantaggi: per le dimensioni del blocco rispetto alla dimensione totale della cache aumenta la penalità di miss: competizione per le poche linee di cache. La penalità di miss è influenzata dalla lunghezza della La località diminuisce all'aumentare della dimensione della linea. La lunghezza della linea di cache dipende dalla parola del processore. Oggi si va verso 64-128byte. Linee piene, Poche linee, ma molte

64 Block size

Dimensione cache

richieste di linee diverse sotto utilizzate



Split cache



Split-cache: Cache dati e cache istruzioni.

Vantaggi. Possibilità di analizzare le istruzioni in coda (contenute nella cache istruzioni) mentre si eseguono altre istruzioni (che lavorano su dati contenuti nella cache dati), senza dovere competere per l'accesso alla cache. Efficiente per le architetture superscalari.

Svantaggi. Minore hit rate, perchè non si sfrutta al meglio la memoria cache. Si potrebbe riempire un'unica cache maggiormente con dati od istruzioni a seconda del frammento di codice correntemente in esecuzione.

Il register spilling e le miss sono inevitabili

Come fare vedere al processore una memoria sufficientemente veloce?

A.A. 2012-2013 37/46 http:\\borghese.di.unimi.it\



Criteri di progettazione



Cache primaria: massimizzo Hit rate.

Cache secondaria: minimizzo Miss penalty (massimizzo transfer rate).

A 2012-2013 38/46 http:\\borghese.di.unimi.it\



Miss penalty: esempio



Tempi di accesso:

1 ciclo di clock per inviare l'indirizzo.

15 cicli di clock per ciascuna attivazione della Memoria (lettura di parola, dettata dal cammino critico in lettura).

1 ciclo di clock per trasferire una parola al livello superiore (cache).


Blocco di cache di 4 parole, blocco di memoria (cache secondaria) di 1 parola

 $\label{eq:miss_Penalty} \begin{array}{l} \textbf{Miss_Penalty} = 1 + 15 * 4 \ (parole) + 1 * 4 \ (parole) = 65 \ cicli_clock \\ \textit{\#byte / ciclo_clock} = 4 \ (parole) * 4 \ (byte/parola) \ / \ 65 \ (cicli_clock) \cong 0,25 \ (byte / ciclo_clock) \end{array}$

Obbiettivi:

- •Diminuire la penalità di fallimento (miss_penalty).
- •Diminuire il tasso di fallimento (miss_rate).

A.A. 2012-2013 39/46 http:\\borghese.di.unimi.it\





Valutazione della riduzione della "miss_penalty"



Architettura standard: penalità di miss è di 65 cicli_clock.

Maggiore ampiezza della memoria:

- Organizzazione della Memoria Principale per blocchi.
- Bus più ampio (bus dati largo un blocco, 4 parole).
- Per blocchi di Memoria di 4 parole, blocchi di cache di 4 parole:


Miss_penalty = 1 + 15 * 1 + 1 * 1 = 17 cicli_clock. #byte / ciclo_clock = $4(parole) * 4(byte/parola) / 16(cicli_clock) = 0.94(byte / ciclo_clock)$

Interleaving:

- •Organizzazione della Memoria Principale per banchi con accesso indipendente alla memoria (interleaving).
- Bus standard (trasferimento di 1 parola alla volta).
- Per blocchi di Memoria di 1 parola, blocchi di cache di 4 parole:

Miss_penalty = 1 + 15 * 1 + 1*4 = 20 cicli_clock. #byte / ciclo_clock = 4(parole) * 4(byte/parola) / 20(cicli_clock) = 0,80(byte / ciclo_clock)

A.A. 2012-2013 41/46 http:\\borghese.di.unimi.it\






Funzionamento del controller



4 STATES:

- Idle: waits for a valid read/write from the processor
- Compare tags: identify the cache line and check TAG and validity bit.
 - HIT -> tag is found and line is valid
 - MISS -> tag is not found.

 - Dirty bit is set to 1 → the line has to be copied in Main Memory before overwriting (write-back)
 Dirty bit is set to 0 → the data can be immediately be trasferred from Main Memory (write allocate)
- Allocate: Read a new cache line from main memory into cache.
- Write-Back: Write old cache line into main memory.







Controllore di una memoria cache



Macchina a stati finiti:

Stati = {Idle, CompareTag, Write-Back, Allocate}

Input = {Valid_CPU_Request, Cache_Hit, Dirty, Memory_Ready}

Uscite = {Read_new_Block, Write_old_block, SetHit, SetMiss, SetValid, SetTag, SetDirty}

NB SetDirty imposta il bit "Dirty", ma costituisce anche un input.

Stato inziale: idle.

Stato prossimo: f(x,u)

Uscita: g(x)

