



# Architettura degli elaboratori - II

## Introduzione

Prof. Alberto Borghese  
Dipartimento di Informatica  
[borgese@di.unimi.it](mailto:borgese@di.unimi.it)

Università degli Studi di Milano

Riferimento sul Patterson: capitolo 4.2 , 4.4, D1, D2.

A.A. 2012-2013 1/32 http://borgese.di.unimi.it/



# Introduzione alla CPU

- **Introduzione**
- La CPU a ciclo singolo

A.A. 2012-2013 2/32 http://borgese.di.unimi.it/




## Architetture II (6cfu)

**Docente:** Prof. N. Alberto Borghese: [borgnese@di.unimi.it](mailto:borgnese@di.unimi.it)  
**Laboratorio Assembler:**  
**Dott. Iuri Frosio:** [frosio@di.unimi.it](mailto:frosio@di.unimi.it)  
**Dott. Massimo Marchi:** [marchi@di.unimi.it](mailto:marchi@di.unimi.it)

**Orario e aule:**

Lunedì	Ore 8.30-10.30	Aula G10, Via Celoria 20
Giovedì	Ore 8.30-10.30	Aula 301, Via Celoria 20
<b>Venerdì</b>	<b>Ore 10.30-12.30</b>	<b>Aula V307, Via Celoria 20 (Cognomi A-F)</b>
<b>Venerdì</b>	<b>Ore 10.30-12.30</b>	<b>Aula V309, Via Celoria 20 (Cognomi G-Z)</b>

Orario di ricevimento: su appuntamento.

**Strumento principale di contatto: email!**

A.A. 2012-2013 3/32 <http://borgnese.di.unimi.it/>




## Programma

**Sito principale:**  
[http://borgnese.dsi.unimi.it/Teaching/Architettura\\_II/\\_Arch\\_II.html](http://borgnese.dsi.unimi.it/Teaching/Architettura_II/_Arch_II.html)

**Programma:**  
[http://borgnese.dsi.unimi.it/Teaching/Architettura\\_II/Programma\\_2012-2013.html](http://borgnese.dsi.unimi.it/Teaching/Architettura_II/Programma_2012-2013.html)

Argomenti principali:

- CPU (avanzate)
- Gerarchie di memoria
- Interconnessioni

A.A. 2012-2013 4/32 <http://borgnese.di.unimi.it/>




## Esame

**Parte teorica (2/3 del voto).**

- Prova scritta + orale. Appelli ogni 1 / 2 / 3 mesi, al di fuori dal periodo delle lezioni.
- 2 compitini in itinere durante l'anno. I compitini sostituiscono interamente scritto e orale.
- Per superare la parte di teoria con i compitini occorre avere preso almeno 17 in tutti e due i compitini e che la media dei 2 compitini sia  $\geq 18$ . I compitini sono consigliati solo a chi frequenta.
- L'orale con i compitini è facoltativo.

**Progetto di laboratorio in Assembler (PC-Spim, 1/3 del voto).**

A.A. 2012-2013 5/32 <http://borghese.di.unimi.it/>




## Materiale didattico

See web page

[http://borghese.dsi.unimi.it/Teaching/Architettura\\_II/References.rtf](http://borghese.dsi.unimi.it/Teaching/Architettura_II/References.rtf)

**Testo di base (è disponibile sia in inglese che in italiano):**  
 Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Terza edizione, Zanichelli, estate 2010 (Nota: la terza edizione Zanichelli è la traduzione della quarta edizione inglese).

“Computer Organization & Design: The Hardware/Software Interface”, D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Revised Fourth Edition, 2012.

*Potete trovare esercizi del testo svolti al seguente URL:*  
<http://books.elsevier.com/companions/1558606041/>.

A.A. 2012-2013 6/32 <http://borghese.di.unimi.it/>




## Obiettivo di un'architettura

Elabora in modo adeguato un input per produrre l'output.

- Le unità di *ingresso* (tastiera, mouse, rete, interfacce con dispositivi di acquisizione, ecc.) permettono al calcolatore di acquisire informazioni dall'ambiente esterno.
- L'architettura di elaborazione.
- Le unità di *uscita* (terminale grafico, stampanti, rete, ecc.) consentono al calcolatore di comunicare i risultati ottenuti dall'elaborazione all'ambiente esterno.



A.A. 2012-2013

7/32

<http://borghese.di.unimi.it/>




## Cosa fa un elaboratore?

- Algoritmi (sequenza di istruzioni).  
Calcoli (calcolatore).  
**Operazioni logiche** (elaboratore).
- Programma (Ada Lovelace, 1830) = *Algoritmi in Software*.

**Come lo fa?** *Hardware*.

Input ==> Elaborazione ==> Output

- Terza rivoluzione della nostra civiltà: la rivoluzione agricola, la rivoluzione industriale e la rivoluzione dell'informatica.

A.A. 2012-2013

8/32

<http://borghese.di.unimi.it/>




## CPU di tipo CISC (*Complex Instruction Set Computer*)

- Caratterizzate da elevata complessità delle istruzioni eseguibili ed elevato numero di istruzioni che costituiscono l'insieme delle istruzioni.
- Numerose modalità di indirizzamento per gli **operandi** dell'*ALU* che possono provenire da registri oppure da memoria, nel qual caso l'indirizzamento può essere diretto, indiretto, con registro base, ecc.
- Dimensione *variabile* delle istruzioni a seconda della modalità di indirizzamento di ogni operando  $\Rightarrow$  complessità di gestione della fase di prelievo o *fetch* in quanto a priori non è nota la lunghezza dell'istruzione da caricare.
- Elevata complessità della *CPU* stessa (cioè dell'hardware relativo) in termini degli elementi che la compongono con la conseguenza di rallentare i tempi di esecuzione delle operazioni. Elevata profondità dell'albero delle porte logiche, utilizzato per la decodifica.

A.A. 2012-2013 9/32 http://borghese.di.unimi.it/




## Utilizzo architettura Intel 80x86: le 10 istruzioni più frequenti

° Rank	instruction	Integer Average Percent total executed
1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
	<b>Total</b>	<b>96%</b>

° **Simple instructions dominate instruction frequency**  $\Rightarrow$  RISC

A.A. 2012-2013 10/32 http://borghese.di.unimi.it/



## Architetture di tipo RISC

### (*Reduced Instruction Set Computer*)



- Ispirate al principio di eseguire soltanto istruzioni semplici: le operazioni complesse vengono scomposte in una serie di istruzioni più semplici da eseguire in un ciclo base ridotto, con l'obiettivo di migliorare le prestazioni ottenibili dalle *CPU CISC*.
- Caratterizzate da istruzioni molto semplificate.
- Gli operandi dell'*ALU* possono provenire dai registri ma *non* dalla memoria. Per il trasferimento dei dati da memoria ai registri e viceversa si utilizzano delle apposite operazioni di caricamento (*load*) e di memorizzazione (*store*)  
⇒ *architetture load/store*.
- *CPU* relativamente semplice ⇒ si riducono i tempi di esecuzione delle singole istruzioni, che sono però meno potenti delle istruzioni *CISC*.
- Dimensione *fissa* delle istruzioni ⇒ più semplice la gestione della fase di prelievo (*fetch*) e della codifica delle istruzioni da eseguire

A.A. 2012-2013
11/32
<http://borghese.di.unimi.it/>



## I diversi formati di istruzioni



Variabile	<div style="border: 1px solid black; width: 40px; height: 15px; margin: 0 auto;"></div> <p style="text-align: center; margin: 0;">...</p> <div style="display: flex; justify-content: space-around; align-items: center;"> <div style="border: 1px solid black; width: 30px; height: 15px;"></div> <div style="border: 1px solid black; width: 30px; height: 15px;"></div> <div style="border: 1px solid black; width: 30px; height: 15px;"></div> <div style="border: 1px solid black; width: 30px; height: 15px;"></div> <div style="margin: 0 10px;">...</div> <div style="border: 1px solid black; width: 30px; height: 15px;"></div> </div>
Fisso (MIPS)	<div style="background-color: #00b050; width: 100%; height: 15px; border: 1px solid black;"></div>
Ibrido	<div style="background-color: #f08080; width: 30%; height: 15px; border: 1px solid black; margin-bottom: 5px;"></div> <div style="background-color: #f08080; width: 60%; height: 15px; border: 1px solid black; margin-bottom: 5px;"></div> <div style="background-color: #f08080; width: 80%; height: 15px; border: 1px solid black;"></div>

Il formato fisso consente di massimizzare la velocità, il formato ibrido consente di minimizzare la lunghezza del codice.

A.A. 2012-2013
12/32
<http://borghese.di.unimi.it/>




## Architettura MIPS



- Architettura MIPS appartiene alla famiglia delle architetture **RISC (Reduced Instruction Set Computer)** sviluppate dal 1980 in poi
  - ◆ Esempi: Sun Sparc, HP PA-RISC, IBM Power PC, DEC Alpha, Silicon Graphics, AIBO-Sony, ARM.
- Principali obiettivi delle architetture RISC:
  - ◆ Semplificare la progettazione dell'hardware e del compilatore
  - ◆ Massimizzare le prestazioni
  - ◆ Minimizzare i costi


A.A. 2012-2013 13/32 <http://borghese.di.unimi.it/>



## Tipi di istruzioni

- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
  - Istruzioni aritmetico-logiche;
  - Istruzioni di trasferimento da/verso la memoria (*load/store*);
  - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
  - Istruzioni di trasferimento in ingresso/uscita (I/O).

A.A. 2012-2013 15/32 http://borghese.di.unimi.it/




## Indirizzamento della memoria




Base + spiazzamento  
Base + Offset

$$\text{Address\_final} = \text{Base\_address} + \text{Offset}$$



A.A. 2012-2013

17/32

<http://borghese.di.unimi.it/>

## Istruzioni di trasferimento dati




- Gli operandi di una istruzione aritmetica devono risiedere nei registri che sono in numero limitato (32 nel MIPS). I programmi in genere richiedono un numero maggiore di variabili.
- Cosa succede ai programmi i cui dati richiedono più di 32 registri (32 variabili)?
 

Alcuni dati risiedono in memoria.
- La tecnica di mettere le variabili meno usate (o usate successivamente) in memoria viene chiamata **Register Spilling**.




*Servono istruzioni apposite per trasferire dati da memoria a registri e viceversa*

A.A. 2012-2013

18/32


<http://borghese.di.unimi.it/>



## MIPS: Software conventions for Registers

0	<b>zero</b> constant 0	16	<b>s0</b> callee saves
1	<b>at</b> reserved for assembler	...	(caller can clobber)
2	<b>v0</b> expression evaluation &	23	<b>s7</b>
3	<b>v1</b> function results	24	<b>t8</b> temporary (cont'd)
4	<b>a0</b> arguments	25	<b>t9</b>
5	<b>a1</b>	26	<b>k0</b> reserved for OS kernel
6	<b>a2</b>	27	<b>k1</b>
7	<b>a3</b>	28	<b>gp</b> Pointer to global area
8	<b>t0</b> temporary: caller saves	29	<b>sp</b> Stack pointer
...	(callee can clobber)	30	<b>fp</b> frame pointer ( <b>s8</b> )
15	<b>t7</b>	31	<b>ra</b> Return Address (HW)

A.A. 2012-2013 19/32 <http://borghese.di.unimi.it/>



## Tipi di istruzioni

- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
  - Istruzioni aritmetico-logiche;
  - Istruzioni di trasferimento da/verso la memoria (*load/store*);
  - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
  - Istruzioni di trasferimento in ingresso/uscita (I/O).

A.A. 2012-2013 20/32 <http://borghese.di.unimi.it/>




## Contenuto di un'istruzione

Tutte le istruzioni MIPS hanno la **stessa** dimensione (**32 bit**) – **Architettura RISC**.

Alcune domande:

- Come e dove si specifica il tipo di istruzione?
- Come e dove si specifica da dove vengono letti i dati?
- Come e dove si specifica dove si scrivono i dati prodotti?
- Come viene gestita la memoria in lettura e scrittura?
- Come vengono gestiti i salti?

A.A. 2012-2013 21/32 <http://borghese.di.unimi.it/>




## Codifica delle istruzioni

- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
  - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3** tipi (formati):
  - **Tipo R (register)** – **Lavorano su 3 registri.**
    - Istruzioni aritmetico-logiche.
  - **Tipo I (immediate)** – **Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.**
    - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
  - **Tipo J (jump)** – **Lavora senza registri: codice operativo + indirizzo di salto.**
    - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2012-2013 22/32 <http://borghese.di.unimi.it/>



## Tipi di istruzioni dell'ISA

Consideriamo istruzioni di tipo R, di tipo lw/sw, salto condizionato:

	31-26	25-21	20-16	15-11	10-6	5-0
R	op	rs	rt	rd	shamt	funct
lw/sw	31-26	25-21	20-16	15-0		
beq	35/43	rs	rt	offset		
	31-26	25-21	20-16	15-0		
	4	rs	rt	indirizzo		

**Architettura RISC:**  
 Campo Op sempre contenuto nei primi 6 bit, inseguito Op[5-0].  
 Registri da leggere, rs ed rt, in posizione 25-21 e 20-16. Vengono sempre letti dal Register File.  
 Registro base per lettura / scrittura, rs, sempre in posizione 25-21.  
 Offset sempre in posizione 15-0.  
 Registro destinazione, rd (15-11) per le istruzioni di tipo R, rt (20-16) per le istruzioni lw.

A.A. 2012-2013 23/32 http://borghese.di.unimi.it/



## Definizione di un'ISA

*Definizione del funzionamento: insieme delle istruzioni (interfaccia verso i linguaggi ad alto livello).*

- Tipologia di istruzioni.
- Meccanismo di funzionamento.

*Definizione del formato: codifica delle istruzioni (interfaccia verso l'HW).*

- Formato delle istruzioni.
- Suddivisione in gruppi omogenei dei bit che costituiscono l'istruzione.

A.A. 2012-2013 24/32 http://borghese.di.unimi.it/




## Le istruzioni di un'ISA

Devono contenere tutte le informazioni necessarie ad eseguire il ciclo di esecuzione dell'istruzione: registri, comandi, ....

**Ogni architettura di processore ha il suo linguaggio macchina**

- Architettura dell'insieme delle istruzioni elementari messe a disposizione dalla macchina (in linguaggio macchina).
  - **ISA (Instruction Set Architecture)**
- Due processori con lo stesso linguaggio macchina hanno la stessa architettura delle istruzioni anche se le implementazioni hardware possono essere diverse.
- Consente al SW di accedere direttamente all'hardware di un calcolatore.


*L'architettura delle istruzioni, specifica come vengono costruite le istruzioni in modo tale che siano comprensibili alla macchina (in linguaggio macchina).*

A.A. 2012-2013
25/32
<http://borghese.di.unimi.it/>




## Insieme delle istruzioni

**software**



**hardware**

Quale è più facile modificare?

A.A. 2012-2013
26/32
<http://borghese.di.unimi.it/>



# Introduzione alla CPU



- **Introduzione**
- La CPU a ciclo singolo

A.A. 2012-2013
27/32
<http://borghese.di.unimi.it/>





# Schema generale (lw/sw + R + beq)



The diagram illustrates the internal structure of a CPU for lw/sw, R, and beq instructions. It shows the flow of an instruction from the Program Counter (PC) through the Instruction Memory (Memoria delle Istruzioni) to the Instruction Register (IR). The instruction is then decoded into fields: RS (Register Source), RT (Register Target), RD (Register Destination), and an immediate value. These fields are used to access the Register File (Registri) and the ALU. The ALU performs operations based on ALUSrc and ALUOp. The result is then used for memory access (MemWrite, MemRead) or to update the PC via PCSrc. A 4-bit sum is also shown at the top left.

A.A. 2012-2013
28/32
<http://borghese.di.unimi.it/>






## Allargamento dello spazio di indirizzamento



0000	0	0
0100	1	4
1000	2	8
1100	3	12

Considero 64Mword invece di 64Kbyte. Lo spazio indirizzabile all'interno del segmento di testo è di  $64\text{Kword} * 4 = 256\text{Kbyte}$ .



PC

Offset

A.A. 2012-2013

31/32

<http://borghese.di.unimi.it/>



## Introduzione alla CPU



- **Introduzione**
- La CPU a ciclo singolo

A.A. 2012-2013

32/32

<http://borghese.di.unimi.it/>