



Architettura degli elaboratori - II

Introduzione

Prof. Alberto Borghese
Dipartimento di Scienze dell'Informazione
borgese@dsi.unimi.it

Università degli Studi di Milano

Riferimento sul Patterson: capitolo 4.2 , 4.4, D1, D2.



Introduzione alla CPU

- **Introduzione**
- Il linguaggio macchina



Architetture II (6cfu)



Docente: Prof. N. Alberto Borghese: borgnese@dsi.unimi.it

Laboratorio Assembler:

Dott. Iuri Frosio: frosio@dsi.unimi.it

Dott. Massimo Marchi: marchi@dsi.unimi.it

Orario e aule:

Lunedì	Ore 8.30-10.30	Aula V3, Via Celoria 20
Giovedì	Ore 8.30-10.30	Aula V3, Via Celoria 20
Venerdì	Ore 10.30-12.30	Aula V307, Via Celoria 20 (Cognomi A-F)
Venerdì	Ore 10.30-12.30	Aula V309, Via Celoria 20 (Cognomi G-Z)

Orario di ricevimento: su appuntamento.

Strumento principale di contatto: email!



Programma



Sito principale:

http://borgnese.dsi.unimi.it/Teaching/Architettura_II/_Arch_II.html

Programma:

http://borgnese.dsi.unimi.it/Teaching/Architettura_II/Programma_20112012.html

Argomenti principali:

- CPU (avanzate)
- Gerarchie di memoria
- Interconnessioni




Esame

Parte teorica (2/3 del voto).

- Prova scritta + orale. Appelli ogni 1 / 2 / 3 mesi, al di fuori dal periodo delle lezioni.
- 2 compitini in itinere durante l'anno. I compitini sostituiscono interamente scritto e orale per gli iscritti nell'A.A. 2011-2012. per gli iscritti negli anni precedenti, è prevista una prova orale aggiuntiva sulle memorie cache.
- Per superare la parte di teoria con i compitini occorre avere preso almeno 17 in tutti i compitini e che la media dei 2 compitini sia ≥ 18 . I compitini sono consigliati solo a chi frequenta.
- L'orale con i compitini è facoltativo.

Progetto di laboratorio in Assembler (PC-Spim, 1/3 del voto).

A.A. 2011-2012 5/55 <http://borghese.dsi.unimi.it/>




Materiale didattico

See web page

http://borghese.dsi.unimi.it/Teaching/Architettura_II/References.rtf

Testo di base (è disponibile sia in inglese che in italiano):
 Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Terza edizione, Zanichelli, estate 2010 (Nota: la terza edizione Zanichelli è la traduzione della quarta edizione inglese).

“Computer Organization & Design: The Hardware/Software Interface”, D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Revised Fourth Edition, 2012.

Potete trovare esercizi del testo svolti al seguente URL:
<http://books.elsevier.com/companions/1558606041/>

A.A. 2011-2012 6/55 <http://borghese.dsi.unimi.it/>



Obiettivo di un'architettura



Elabora in modo adeguato un input per produrre l'output.

- Le unità di *ingresso* (tastiera, mouse, rete, interfacce con dispositivi di acquisizione, ecc.) permettono al calcolatore di acquisire informazioni dall'ambiente esterno.
- L'architettura di elaborazione.
- Le unità di *uscita* (terminale grafico, stampanti, rete, ecc.) consentono al calcolatore di comunicare i risultati ottenuti dall'elaborazione all'ambiente esterno.



A.A. 2011-2012

7/55

<http://borghese.dsi.unimi.it/>



Cosa fa un elaboratore?



- Algoritmi (sequenza di istruzioni).
Calcoli (calcolatore).
Operazioni logiche (elaboratore).
- Programma (Ada Lovelace, 1830) = *Algoritmi in Software*.

Come lo fa? Hardware.



Input ==> Elaborazione ==> Output

- Terza rivoluzione della nostra civiltà: la rivoluzione agricola, la rivoluzione industriale e la rivoluzione dell'informatica.

A.A. 2011-2012

8/55

<http://borghese.dsi.unimi.it/>





Architetture LOAD/STORE



- Il numero dei registri ad uso generale (ad esempio 32 registri da 32 bit ciascuno) non è sufficientemente grande da consentire di memorizzare tutte le variabili di un programma \Rightarrow ad ogni variabile viene assegnata una locazione di memoria nella quale trasferire il contenuto del registro quando questo deve essere utilizzato per contenere un'altra variabile.
- *Architetture LOAD/STORE*: gli operandi dell'ALU possono provenire soltanto dai registri ad uso generale contenuti nella CPU e **non** possono provenire dalla memoria. Sono necessarie apposite istruzioni di:
 - *caricamento (LOAD)* dei dati da memoria ai registri;
 - *memorizzazione (STORE)* dei dati dai registri alla memoria.

Vedremo quando parleremo di memoria in che modo questa architettura può essere particolarmente efficiente.



CPU di tipo CISC (Complex Instruction Set Computer)



- Caratterizzate da elevata complessità delle istruzioni eseguibili ed elevato numero di istruzioni che costituiscono l'insieme delle istruzioni.
- Numerose modalità di indirizzamento per gli **operandi** dell'ALU che possono provenire da registri oppure da memoria, nel qual caso l'indirizzamento può essere diretto, indiretto, con registro base, ecc.
- Dimensione *variabile* delle istruzioni a seconda della modalità di indirizzamento di ogni operando \Rightarrow complessità di gestione della fase di prelievo o *fetch* in quanto a priori non è nota la lunghezza dell'istruzione da caricare.
- Elevata complessità della CPU stessa (cioè dell'hardware relativo) in termini degli elementi che la compongono con la conseguenza di rallentare i tempi di esecuzione delle operazioni. Elevata profondità dell'albero delle porte logiche, utilizzato per la decodifica.

Utilizzo architettura Intel 80x86: le 10 istruzioni più frequenti

Rank	instruction	Integer Average Percent total executed
1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
	Total	96%

° Simple instructions dominate instruction frequency => RISC

A.A. 2011-2012 13/55 http://borgnese.dsi.unimi.it/

I diversi formati di istruzioni

Variabile

Fisso (MIPS)

Ibrido

Il formato fisso consente di massimizzare la velocità, il formato ibrido consente di minimizzare la lunghezza del codice.

A.A. 2011-2012 14/55 http://borgnese.dsi.unimi.it/



Architetture di tipo RISC

(Reduced Instruction Set Computer)



- Ispirate al principio di eseguire soltanto istruzioni semplici: le operazioni complesse vengono scomposte in una serie di istruzioni più semplici da eseguire in un ciclo base ridotto, con l'obiettivo di migliorare le prestazioni ottenibili dalle *CPU CISC*.
- Caratterizzate da istruzioni molto semplificate.
- Gli operandi dell'*ALU* possono provenire dai registri ma *non* dalla memoria. Per il trasferimento dei dati da memoria ai registri e viceversa si utilizzano delle apposite operazioni di caricamento (*load*) e di memorizzazione (*store*)
⇒ *architetture load/store*.
- *CPU* relativamente semplice ⇒ si riducono i tempi di esecuzione delle singole istruzioni, che sono però meno potenti delle istruzioni *CISC*.
- Dimensione *fissa* delle istruzioni ⇒ più semplice la gestione della fase di prelievo (*fetch*) e della codifica delle istruzioni da eseguire

A.A. 2011-2012
15/55
<http://borgnese.dsi.unimi.it/>




Architettura base del corso – MIPS

MIPS Technologies



AIBO (Sony, 2003) – MIPS 7000, sistemi embedded che montano Windows CE, PlayStation 2, router, gateway...

► **Features-front**





Architettura MIPS



- Architettura MIPS appartiene alla famiglia delle architetture **RISC (Reduced Instruction Set Computer)** sviluppate dal 1980 in poi
 - ◆ Esempi: Sun Sparc, HP PA-RISC, IBM Power PC, DEC Alpha, Silicon Graphics, AIBO-Sony, ARM.
- Principali obiettivi delle architetture RISC:
 - ◆ Semplificare la progettazione dell'hardware e del compilatore
 - ◆ Massimizzare le prestazioni
 - ◆ Minimizzare i costi

A.A. 2011-2012

17/55

<http://borgese.dsi.unimi.it/>



Ciclo di esecuzione di un'istruzione MIPS



```

graph TD
    A[Prelievo istruzione (fase di fetch)] --> B[Decodifica]
    B --> C[Esecuzione]
    C --> D[Lettura / scrittura]
    D --> E[Write back]
    E --> A
  
```

A.A. 2011-2012

18/55

<http://borgese.dsi.unimi.it/>



Definizione di un'ISA



Definizione del funzionamento: insieme delle istruzioni (interfaccia verso i linguaggi ad alto livello).

- Tipologia di istruzioni.
- Meccanismo di funzionamento.

Definizione del formato: codifica delle istruzioni (interfaccia verso l'HW).

- Formato delle istruzioni.
- Suddivisione in gruppi omogenei dei bit che costituiscono l'istruzione.



Tipi di istruzioni



- Le istruzioni comprese nel linguaggio macchina di ogni calcolatore possono essere classificate nelle seguenti quattro categorie:
 - Istruzioni aritmetico-logiche;
 - Istruzioni di trasferimento da/verso la memoria (*load/store*);
 - Istruzioni di salto condizionato e non condizionato per il controllo del flusso di programma;
 - Istruzioni di trasferimento in ingresso/uscita (I/O).




Le istruzioni di un'ISA

Devono contenere tutte le informazioni necessarie ad eseguire il ciclo di esecuzione dell'istruzione: registri, comandi,

Ogni architettura di processore ha il suo linguaggio macchina

- Architettura dell'insieme delle istruzioni elementari messe a disposizione dalla macchina (in linguaggio macchina).
 - **ISA (Instruction Set Architecture)**
- Due processori con lo stesso linguaggio macchina hanno la stessa architettura delle istruzioni anche se le implementazioni hardware possono essere diverse.
- Consente al SW di accedere direttamente all'hardware di un calcolatore.


L'architettura delle istruzioni, specifica come vengono costruite le istruzioni in modo tale che siano comprensibili alla macchina (in linguaggio macchina).

A.A. 2011-2012
21/55
<http://borghese.dsi.unimi.it/>





Insieme delle istruzioni

software



add \$s0, \$s1, \$s2

hardware



00000010000100001100100000010000

Quale è più facile modificare?

A.A. 2011-2012
22/55
<http://borghese.dsi.unimi.it/>




Sommaro

L'ISA ed il linguaggio macchina

L'Assembly

I registri

I tipi di istruzioni: istruzioni aritmetiche

La memoria

A.A. 2011-2012 23/55 <http://borgese.dsi.unimi.it/>




Le istruzioni in linguaggio macchina

- Linguaggio di programmazione direttamente comprensibile dalla macchina
 - Le parole di memoria sono interpretate come *istruzioni*
 - Vocabolario è *l'insieme delle istruzioni (instruction set)*

**Programma in
linguaggio ad alto livello
(C)**

```
a = a + c
b = b + a
var = m [a]
```



**Programma in linguaggio
macchina**

```
011100010101010
000110101000111
000010000010000
001000100010000
```

A.A. 2011-2012 24/55 <http://borgese.dsi.unimi.it/>



Linguaggio assembly



- Le istruzioni assembly sono una rappresentazione simbolica del linguaggio macchina comprensibile dall'HW.
- Rappresentazione simbolica del linguaggio macchina
 - Più comprensibile del linguaggio macchina in quanto utilizza simboli invece che sequenze di bit
- Rispetto ai linguaggi ad alto livello, l'assembly fornisce limitate forme di controllo del flusso e non prevede articolate strutture dati
- Linguaggio usato come linguaggio target nella fase di compilazione di un programma scritto in un linguaggio ad alto livello (es: C, Pascal, ecc.)
- Vero e proprio linguaggio di programmazione che fornisce la visibilità diretta sull'hardware.



Linguaggio C: somma dei primi 100 numeri



```
main()
{
    int i;
    int sum = 0;
    for (i = 0; i <= 100; i = i + 1)
        sum = sum + i*i;
    printf("La somma da 0 a 100 è
%d\n", sum);
}
```



Linguaggio assembly: somma dei primi 100 numeri



```

.text                               addu $t9, $t8, $t4
.align 2                             addu $t9, $t8, $t7
.globl main                          sw $t9, 24($sp)
main:                                addu $t7, $t6, 1
    subu $sp, $sp, 32                sw $t7, 28($sp)
    sw $ra, 20($sp)                  bne $t5, 100, loop
    sw $a0, 32($sp)                  .....
    sw $0, 24($sp)
    sw $0, 28($sp)
loop: lw $t6, 28($sp)
     lw $t8, 24($sp)
     mult $t4, $t6, $t6

```

A.A. 2011-2012 27/55 http://borghese.dsi.unimi.it/



Assembly come linguaggio di programmazione



- Principali *svantaggi* della programmazione in linguaggio assembly:
 - Mancanza di portabilità dei programmi su macchine diverse
 - Maggiore lunghezza, difficoltà di comprensione, facilità d'errore rispetto ai programmi scritti in un linguaggio ad alto livello
- Principali *vantaggi* della programmazione in linguaggio assembly:
 - Ottimizzazione delle prestazioni.
 - Massimo sfruttamento delle potenzialità dell'hardware sottostante.
- Le strutture di controllo hanno forme limitate
- Non esistono tipi di dati all'infuori di interi, virgola mobile e caratteri.
- La gestione delle strutture dati e delle chiamate a procedura

A.A. 2011-2012 28/55 http://borghese.dsi.unimi.it/



Assembly come linguaggio di programmazione

- Alcune applicazioni richiedono un approccio *ibrido* nel quale le parti più critiche del programma sono scritte in assembly (per massimizzare le prestazioni) e le altre parti sono scritte in un linguaggio ad alto livello (le prestazioni dipendono dalle capacità di ottimizzazione del compilatore).
Esempio: Sistemi embedded o dedicati

Sistemi “automatici” di traduzione da linguaggio ad alto livello (linguaggio C) ad assembly e codice binario ed implementazione circuitale (e.g. sistemi di sviluppo per FPGA).

A.A. 2011-2012 29/55 http://borgnese.dsi.unimi.it/



Sommario

- L'ISA ed il linguaggio macchina
- L'Assembly
- I registri**
- I tipi di istruzioni: istruzioni aritmetiche
- Organizzazione della memoria
- Istruzioni di accesso alla memoria.

A.A. 2011-2012 30/55 http://borgnese.dsi.unimi.it/



I registri



- I registri sono associati alle variabili di un programma dal compilatore.
- Un processore possiede un numero limitato di registri: ad esempio il processore MIPS possiede **32 registri composti da 32-bit (word), register file.**
- I registri possono essere direttamente indirizzati mediante il loro numero progressivo (0, ..., 31) preceduto da \$: ad es.
\$0, \$1, ..., \$31
- Per convenzione di utilizzo, sono stati introdotti nomi simbolici significativi. Sono preceduti da \$, ad esempio:

\$s0, \$s1, ..., \$s7 (\$s8)	Per indicare variabili in C
\$t0, \$t1, ... \$t9	Per indicare variabili temporanee

A.A. 2011-2012 31/55 http://borghese.dsi.unimi.it/



Uso dei registri: convenzioni



Nome	Numero	Utilizzo
→ \$zero	0	costante zero
\$at	1	riservato per l'assemblatore
\$v0-\$v1	2-3	valori di ritorno di una procedura
\$a0-\$a3	4-7	argomenti di una procedura
→ \$t0-\$t7	8-15	registri temporanei (non salvati)
→ \$s0-\$s7	16-23	registri salvati
→ \$t8-\$t9	24-25	registri temporanei (non salvati)
\$k0-\$k1	26-27	gestione delle eccezioni
\$gp	28	puntatore alla global area (dati)
\$sp	29	stack pointer
\$s8	30	registro salvato (fp)
\$ra	31	indirizzo di ritorno

A.A. 2011-2012 32/55 http://borghese.dsi.unimi.it/



I registri per le operazioni floating point



- Esistono 32 registri utilizzati per l'esecuzione delle istruzioni.
- Esistono **32** registri per le operazioni floating point (virgola mobile) indicati come
 $\$f0, \dots, \$f31$
 - Per le operazioni in doppia precisione si usano i registri contigui
 $\$f0, \$f2, \$f4, \dots$



Lettura dell'istruzione (fetch)



- Istruzioni e dati risiedono nella memoria principale, dove sono stati caricati attraverso un'unità di ingresso.
- L'esecuzione di un programma inizia quando il registro PC punta alla (contiene l'indirizzo della) prima istruzione del programma in memoria.
- Il segnale di controllo per la lettura (READ) viene inviato alla memoria.
- Trascorso il tempo necessario all'accesso in memoria, la parola indirizzata (in questo caso la prima istruzione del programma) viene letta dalla memoria e trasferita nel registro IR.
- Il contenuto del PC viene incrementato in modo da puntare all'istruzione successiva.



Decodifica dell'istruzione



- L'istruzione contenuta nel registro IR viene decodificata per essere eseguita. Alla fase di decodifica corrisponde la predisposizione della CPU (apertura delle vie di comunicazione appropriate) all'esecuzione dell'istruzione.
- In questa fase vengono anche recuperati gli operandi. Nelle architetture MIPS gli operandi possono essere solamente nel Register File oppure letti dalla memoria.
 - Architetture a registri:
 - Se un operando risiede in memoria, deve essere prelevato caricando l'indirizzo dell'operando nel registro MAR della memoria e attivando un ciclo di READ della memoria.
 - L'operando letto dalla memoria viene posto nel registro della memoria MDR per essere trasferito alla ALU, che esegue l'operazione. Nelle architetture MIPS, l'operando viene trasferito nel Register file nella fase di Scrittura.
 - Architetture LOAD/STORE:
 - Le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche.



Calcolo dell'istruzione (esecuzione)



Viene selezionata all'interno della ALU l'operazione prevista dall'istruzione e determinata in fase di decodifica dell'istruzione.

Tra le operazioni previste, c'è anche la formazione dell'indirizzo di memoria da cui leggere o su cui scrivere un dato.



Lettura / Scrittura in memoria



In questa fase il dato presente in un registro, viene scritto in memoria oppure viene letto dalla memoria un dato e trasferito ad un registro.

Questa fase non è richiesta da tutte le istruzioni

Nel caso particolare di Architetture LOAD/STORE, quali MIPS, le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche. Se effettua una Lettura / Scrittura, **non** esegue operazioni aritmetico logiche sui dati.

Sistema di memoria “sganciato” dalla coppia register-file + CPU.



Scrittura in register file (write-back)



- Il risultato dell'operazione può essere memorizzato nei registri ad uso generale oppure in memoria.
- Non appena è terminato il ciclo di esecuzione dell'istruzione corrente (termina la fase di Write Back), si preleva l'istruzione successiva dalla memoria.



Sommaro

Introduzione

Il linguaggio macchina

A.A. 2011-2012 39/55 <http://borghese.dsi.unimi.it/>



MIPS: Software conventions for Registers

0 zero constant 0	16 s0 callee saves
1 at reserved for assembler	... (caller can clobber)
2 v0 expression evaluation &	23 s7
3 v1 function results	24 t8 temporary (cont'd)
4 a0 arguments	25 t9
5 a1	26 k0 reserved for OS kernel
6 a2	27 k1
7 a3	28 gp Pointer to global area
8 t0 temporary: caller saves	29 sp Stack pointer
... (callee can clobber)	30 fp frame pointer (s8)
15 t7	31 ra Return Address (HW)

A.A. 2011-2012 40/55 <http://borghese.dsi.unimi.it/>



Contenuto di un'istruzione



Tutte le istruzioni MIPS hanno la **stessa** dimensione (**32 bit**) – **Architettura RISC**.

Alcune domande:

- Come e dove si specifica il tipo di istruzione?
- Come e dove si specifica da dove vengono letti i dati?
- Come e dove si specifica dove si scrivono i dati prodotti?
- Come viene gestita la memoria in lettura e scrittura?
- Come vengono gestiti i salti?

A.A. 2011-2012 41/55 http://borgnese.dsi.unimi.it/



Codifica delle istruzioni



- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
 - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3** tipi (formati):
 - **Tipo R (register) – Lavorano su 3 registri.**
 - Istruzioni aritmetico-logiche.
 - **Tipo I (immediate) – Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.**
 - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
 - **Tipo J (jump) – Lavora senza registri: codice operativo + indirizzo di salto.**
 - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2011-2012 42/55 http://borgnese.dsi.unimi.it/

Istruzioni di tipo R: esempio

`add $t0, $s1, $s2`

0	17	18	8	0	32
---	----	----	---	---	----

000000	10001	10010	01000	00000	100000
--------	-------	-------	-------	-------	--------

0x02324020

A.A. 2011-2012 43/55 http://borgnese.dsi.unimi.it/

Istruzioni di tipo R: esempi

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>sub \$t0, \$s1, \$s2</code>	000000	10001	10010	01000	00000	100010

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>and \$s1, \$s2, \$s3</code>	000000	10010	10011	10001	00000	100100

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>sll \$s1, \$s2, 7</code>	000000	X	10010	10001	00111	000000
					(7)	
						$s1 = s2 * 2^7$

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>srl \$s1, \$s2, 7</code>	000000	X	10010	10001	00111	000010
					(7)	
						$s1 = s2 * 2^{-7}$

A.A. 2011-2012 44/55 http://borgnese.dsi.unimi.it/




Formato istruzioni di tipo I

op	rs	rt	costante
6 bit	5 bit	5 bit	16 bit

- In questo caso, i campi hanno il seguente significato:
 - **op** identifica il tipo di istruzione;
 - **rs** indica il registro sorgente. Nel caso di una lw contiene il registro base;
 - **rt** indica il registro target. Nel caso di una lw, contiene il registro destinazione dell'istruzione di caricamento;
 - **costante**. Nel caso di una lw riporta lo spiazzamento (offset).

A.A. 2011-2012
45/55
<http://borghese.dsi.unimi.it/>




Versione I di istruzioni aritmetico-logiche

Nome campo	op	rs	rt	costante
Dimensione	6-bit	5-bit	5-bit	16-bit
addi \$s1, \$s2, 4	001000	10010	10001	0000 0000 0000 0100

Nome campo	op	rs	rt	costante
Dimensione	6-bit	5-bit	5-bit	16-bit
slti \$t0, \$s2, 8	001010	10010	01000	0000 0000 0000 1000

↙

\$t0 = 1 if \$s2 < 8

A.A. 2011-2012
46/55
<http://borghese.dsi.unimi.it/>




Memoria Principale e parole



- In genere, la dimensione della parola di memoria non coincide con la dimensione dei registri contenuti nella *CPU*.
- Per ottimizzare i tempi, ad ogni trasferimento vengono trasferiti contemporaneamente un numero di byte pari o multiplo del numero di byte che costituisce la parola dell'architettura.
⇒ l'operazione di *load/store* di una parola avviene in un singolo ciclo di clock del bus.
- Le parole hanno quindi generalmente indirizzo in memoria che è multiplo di 4.
⇒ Problema dell'allineamento dei dati.

A.A. 2011-2012 47/55 http://borgese.dsi.unimi.it/




Organizzazione logica della memoria

Nei sistemi basati su processore MIPS (e Intel) la memoria è solitamente divisa in **tre** parti:

- **Segmento testo:** contiene le **istruzioni** del programma
- **Segmento dati:** ulteriormente suddiviso in:
 - **dati statici:** contiene dati la cui dimensione è conosciuta al momento della compilazione e il cui intervallo di vita coincide con l'esecuzione del programma
 - **dati dinamici:** contiene dati ai quali lo spazio è allocato dinamicamente al momento dell'esecuzione del programma su richiesta del programma stesso.
- **Segmento stack:** contiene lo stack allocato automaticamente da un programma durante l'esecuzione.

A.A. 2011-2012
49/55
<http://borghese.dsi.unimi.it/>






Istruzioni di trasferimento dati

- Gli operandi di una istruzione aritmetica devono risiedere nei registri che sono in numero limitato (32 nel MIPS). I programmi in genere richiedono un numero maggiore di variabili.
- Cosa succede ai programmi i cui dati richiedono più di 32 registri (32 variabili)?

Alcuni dati risiedono in memoria.
- La tecnica di mettere le variabili meno usate (o usate successivamente) in memoria viene chiamata **Register Spilling**.




Servono istruzioni apposite per trasferire dati da memoria a registri e viceversa

A.A. 2011-2012
51/55
<http://borghese.dsi.unimi.it/>




Indirizzamento della memoria dati



Base +

Spiazzamento

MIPS fornisce due operazioni base per il trasferimento dei dati:

lw (load word) per trasferire una parola di memoria in un registro della CPU

sw (store word) per trasferire il contenuto di un registro della CPU in una parola di memoria

lw e sw richiedono come argomento l'indirizzo della locazione di memoria sulla quale devono operare

A.A. 2011-2012
52/55
<http://borghese.dsi.unimi.it/>



Istruzione *load*



- L'istruzione di *load* trasferisce una copia dei dati/istruzioni contenuti in una specifica locazione di memoria ai registri della *CPU*, lasciando inalterata la parola di memoria:

```
load LOC, r1      # r1 ← [LOC]
```

- La *CPU* invia l'indirizzo della locazione desiderata alla memoria e richiede un'operazione di lettura del suo contenuto.
- La memoria effettua la lettura dei dati memorizzati all'indirizzo specificato e li invia alla *CPU*.



Istruzione di *store*



- L'istruzione di *store* trasferisce una parola di informazione dai registri della *CPU* in una specifica locazione di memoria, sovrascrivendo il contenuto precedente di quella locazione:

```
store r2, LOC     # [LOC] ← r2
```

- La *CPU* invia l'indirizzo della locazione desiderata alla memoria, assieme con i dati che vi devono essere scritti e richiede un'operazione di scrittura.
- La memoria effettua la scrittura dei dati all'indirizzo specificato.

Indirizzamento della memoria

Base + spiazamento
Base + Offset

$Address_final = Base_address + Offset$

The diagram illustrates the memory layout. At the top is a grey 'Riservata' block. Below it is the 'Stack' segment, with a downward arrow. A blue line marks the 'Address_final' location. Below that is a green line for the 'Base address'. A red bracket labeled 'Offset' spans the distance between the 'Base address' and the 'Address_final'. Another red bracket labeled 'Offset' is shown below the 'Base address' line, with an upward arrow pointing to the 'Address_final' line. Below the 'Base address' are segments for 'Dati Dinamici', 'Dati Statici', and 'Testo'. At the bottom is another grey 'Riservata' block.

A.A. 2011-2012
55/55
<http://borghese.dsi.unimi.it/>

Istruzione lw

- Nel MIPS, l'istruzione **lw** ha tre argomenti:
 - il *registro destinazione* in cui caricare la parola letta dalla memoria
 - una costante o *spiazamento (offset)*
 - un registro base (*base register*) che contiene il valore dell'indirizzo base (*base address*) da sommare alla costante.
- L'indirizzo della parola di memoria da caricare nel registro destinazione è ottenuto dalla somma della costante e del contenuto del registro base.

A.A. 2011-2012
56/55
<http://borghese.dsi.unimi.it/>



Istruzione lw: trasferimento da memoria a registro



```
lw $s1, 100($s2)    # $s1 ← M[ [$s2] + 100 ]
```



Al registro destinazione \$s1 è assegnato il valore contenuto all'indirizzo di memoria (\$s2 + 100) in byte.

A.A. 2011-2012
57/55
<http://borghese.dsi.unimi.it/>



Istruzione sw: trasferimento da registro a memoria



Possiede argomenti analoghi alla lw

Esempio:

```
sw $s1, 100($s2)    # M[ [$s2] + 100 ] ← $s1
```

Alla locazione di memoria di indirizzo (\$s2 + 100) è assegnato il valore contenuto nel registro \$s1

A.A. 2011-2012
58/55
<http://borghese.dsi.unimi.it/>

Istruzioni di tipo I: esempio

Con questo formato una istruzione **lw (sw)** può indirizzare byte nell'intervallo -2^{15} $(-32K) \div +2^{15}-1$ (32K -1) rispetto all'indirizzo base: $\text{indirizzo} = \text{indirizzo_base} + \text{offset}$.

lw \$t0, 32(\$s3)

100011 10011 01000 000000000100000

0x8E680020

A.A. 2011-2012 59/55 http://borghese.dsi.unimi.it/

Istruzioni di tipo I: esempi

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
lw \$t0, 32 (\$s3)	100011	10011	01000	0000 0000 0010 0000

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
sw \$t0, 32 (\$s3)	101011	10011	01000	0000 0000 0010 0000

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
addi \$t0, \$s3, 64	001000	10011	01000	0000 0000 0100 0000

A.A. 2011-2012 60/55 http://borghese.dsi.unimi.it/

Istruzioni di salto condizionato

- Salti condizionati relativi:
 - `beq r1, r2, L1` (*branch on equal*)
 - `bne r1, r2, L1` (*branch on not equal*)
- Salti condizionati relativi:
 - Il flusso sequenziale di controllo cambia solo se la condizione è vera. (`beq`)
 - Il calcolo del valore dell'etichetta **L1** (indirizzo di destinazione del salto) è relativo al Program Counter (PC).

A.A. 2011-2012 61/55 http://borgnese.dsi.unimi.it/

Branch: esempi

Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, 100</code>	000100	10001	10010	0000	0000	0001	1001

L1 = 100 in byte Codifica su 18 bit: (00)000 0000 0001 1001(00) in binario.

Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, -100</code>	000100	10001	10010	1111	1111	1110	0111

L1 = -100 in byte Codifica su 18 bit: (11)111 1111 1110 0111(00) in binario.

A.A. 2011-2012 62/55 http://borgnese.dsi.unimi.it/

Allargamento dello spazio di indirizzamento

0000	0	0
0100	1	4
1000	2	8
1100	3	12

Considero 64Mword invece di 64Kbyte. Lo spazio indirizzabile all'interno del segmento di testo è di $64Kword * 4 = 256Kbyte$.

A.A. 2011-2012
63/55
http://borghese.dsi.unimi.it/

I salti incondizionati

Salti incondizionati assoluti (j, jal...) – **Formato J:** j 80000

Il salto viene sempre eseguito.
 L'indirizzo di destinazione del salto è un indirizzo assoluto di memoria.
 L'indirizzo di destinazione del salto è un numero sempre positivo.

A.A. 2011-2012
64/55
http://borghese.dsi.unimi.it/

Formato istruzioni di tipo J

- E' il formato usato per le istruzioni di salto incondizionato (*jump*):

op	indirizzo
6 bit	26 bit

- In questo caso, i campi hanno il seguente significato:
 - **op** indica il tipo di operazione;
 - **indirizzo** (composto da **26-bit**) riporta una parte (26 bit su 32) dell'indirizzo **assoluto** di destinazione del salto.
- I 26-bit del campo **indirizzo** rappresentano un indirizzo di parola (**word address**) 2^{26} parole.

PC

4 bit (invariati)	26 bit	2 bit 00
----------------------	--------	-------------

A.A. 2011-2012 65/55 http://borghese.dsi.unimi.it/

Salti incondizionati indiretti

jr rs (jump register con **formato R**)

- Salta all'indirizzo di memoria **assoluto** contenuto nel registro **rs** (spazio di 2^{32} Word cioè 2^{34} byte = 8 Gbyte > intero spazio di memoria)

0	rs	0	0	0	8
---	----	---	---	---	---

Occorre costruire un indirizzo su 32 bit. Per fare ciò si possono utilizzare le costanti. Per come caricare costanti su 32 bit, vedere l'ultima parte delle slide.

A.A. 2011-2012 66/55 http://borghese.dsi.unimi.it/



Codifica delle istruzioni



- Tutte le istruzioni MIPS hanno la **stessa dimensione (32 bit)** – Architettura **RISC**.
- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
 - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3 tipi** (formati):
 - **Tipo R (register)** – **Lavorano su 3 registri.**
 - Istruzioni aritmetico-logiche.
 - **Tipo I (immediate)** – **Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.**
 - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
 - **Tipo J (jump)** – **Lavora senza registri: codice operativo + indirizzo di salto.**
 - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2011-2012
67/55
<http://borghese.dsi.unimi.it/>



Formato R ed operazioni logico-matematiche



Non tutte le operazioni logico-matematico, sono di tipo R.

Le operazioni logico-matematiche di tipo R hanno codice operativo 0.


Non tutte le operazioni con codice operativo 0 sono logico-matematiche (ad esempio ci sono le istruzioni di *jr, syscall...*).

Occorre distinguere il funzionamento dell'istruzione elementare dalla sua codifica.

- Codifiche simili (e.g. Tipo R) possono essere condivise da istruzioni di tipo diverso (e.g. aritmetico-logiche, salto).
- Codifiche diverse (e.g. Tipo I e Tipo R) possono essere condivise da istruzioni dello stesso tipo (e.g. add ed addi)

Non c'è corrispondenza 1 a 1, tra tipi strutturali e tipi funzionali.

A.A. 2011-2012
68/55
<http://borghese.dsi.unimi.it/>



Introduzione alla CPU

- Introduzione
- Il linguaggio macchina

A.A. 2011-2012

70/55

http://borghese.dsi.unimi.it/