

# Architettura degli elaboratori - II



## Introduzione

Prof. Alberto Borghese  
Dipartimento di Scienze dell'Informazione  
[borgese@dsi.unimi.it](mailto:borgese@dsi.unimi.it)

Università degli Studi di Milano

Riferimento sul Patterson: capitolo 4.2 , 4.4, D1, D2.



A.A. 2010-2011 1/45 http://homes.dsi.unimi.it/~borgese



# Introduzione alla CPU

- **Introduzione**
- CPU

A.A. 2010-2011 2/45 http://homes.dsi.unimi.it/~borgese

## Architetture II (6cfu)

**Docente: Prof. N. Alberto Borghese:** [borghese@dsi.unimi.it](mailto:borghese@dsi.unimi.it)  
**Laboratorio Assembler:**  
**Dott. Iuri Frosio:** [frosio@dsi.unimi.it](mailto:frosio@dsi.unimi.it)  
**Dott. Massimo Marchi:** [marchi@dsi.unimi.it](mailto:marchi@dsi.unimi.it)



**Orario e aule:**

Lunedì	Ore 8.30-10.30	Aula 201, Via Celoria 20
Giovedì	Ore 8.30-10.30	Aula 201, Via Celoria 20
<b>Venerdì</b>	<b>Ore 10.30-12.30</b>	<b>Aula V307, Via Celoria 20 (Cognomi A-F)</b>
<b>Venerdì</b>	<b>Ore 10.30-12.30</b>	<b>Aula V309, Via Celoria 20 (Cognomi G-Z)</b>

Orario di ricevimento: su appuntamento.

**Strumento principale di contatto: email!**

A.A. 2010-2011 3/45 http://homes.dsi.unimi.it/~borghese

## Programma



**Sito principale:**  
[http://homes.dsi.unimi.it/~borghese/Teaching/Architettura\\_II/\\_Arch\\_II.html](http://homes.dsi.unimi.it/~borghese/Teaching/Architettura_II/_Arch_II.html)

**Programma:**  
[http://homes.dsi.unimi.it/~borghese/Teaching/Architettura\\_II/Programma\\_2010-2011.html](http://homes.dsi.unimi.it/~borghese/Teaching/Architettura_II/Programma_2010-2011.html)

Argomenti principali:

- CPU (avanzate)
- Gerarchie di memoria
- Interconnessioni

A.A. 2010-2011 4/45 http://homes.dsi.unimi.it/~borghese



## Esame

**Parte teorica (2/3 del voto).**

- Prova scritta + orale. Appelli ogni 1 / 2 / 3 mesi, al di fuori dal periodo delle lezioni.
- 2 compitini in itinere durante l'anno. I compitini sostituiscono interamente scritto e orale.
- Per superare la parte di teoria con i compitini occorre avere preso almeno 17 in tutti i compitini e che la media dei 3 compitini sia  $\geq 18$ . I compitini sono consigliati solo a chi frequenta.
- L'orale con i compitini è facoltativo.

**Progetto di laboratorio in Assembler (PC-Spim, 1/3 del voto).**

A.A. 2010-2011 5/45 http://homes.dsi.unimi.it/~borgnese


## Materiale didattico

See web page


*[http://homes.dsi.unimi.it/~borgnese/Teaching/Architettura\\_II/References.rtf](http://homes.dsi.unimi.it/~borgnese/Teaching/Architettura_II/References.rtf)*

**Testo di base (è disponibile sia in inglese che in italiano):**  
 Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Terza edizione, Zanichelli, estate 2010 (Nota: la terza edizione Zanichelli è la traduzione della quarta edizione inglese).  
 "Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Fourth Edition, 2009.  
*Potete trovare esercizi del testo svolti al seguente URL:*  
*<http://books.elsevier.com/companions/1558606041/>*

A.A. 2010-2011 6/45 http://homes.dsi.unimi.it/~borgnese




## Obiettivo di un'architettura



Elabora in modo adeguato un input per produrre l'output.


- Le unità di *ingresso* (tastiera, mouse, rete, interfacce con dispositivi di acquisizione, ecc.) permettono al calcolatore di acquisire informazioni dall'ambiente esterno.
- L'architettura di elaborazione.
- Le unità di *uscita* (terminale grafico, stampanti, rete, ecc.) consentono al calcolatore di comunicare i risultati ottenuti dall'elaborazione all'ambiente esterno.




A.A. 2010-2011

7/45

<http://homes.dsi.unimi.it/~borghese>



## Cosa fa un elaboratore?



- Algoritmi (sequenza di istruzioni).  
Calcoli (calcolatore).  
**Operazioni logiche** (elaboratore).
- Programma (Ada Lovelace, 1830) = *Algoritmi in Software*.

**Come lo fa? Hardware.**


Input ==> Elaborazione ==> Output

- Terza rivoluzione della nostra civiltà: la rivoluzione agricola, la rivoluzione industriale e la rivoluzione dell'informatica.


A.A. 2010-2011

8/45

<http://homes.dsi.unimi.it/~borghese>




## CPU di tipo CISC (Complex Instruction Set Computer)




- Caratterizzate da elevata complessità delle istruzioni eseguibili ed elevato numero di istruzioni che costituiscono l'insieme delle istruzioni.
- Numerose modalità di indirizzamento per gli **operandi** dell'*ALU* che possono provenire da registri oppure da memoria, nel qual caso l'indirizzamento può essere diretto, indiretto, con registro base, ecc.
- Dimensione *variabile* delle istruzioni a seconda della modalità di indirizzamento di ogni operando  $\Rightarrow$  complessità di gestione della fase di prelievo o *fetch* in quanto a priori non è nota la lunghezza dell'istruzione da caricare.
- Elevata complessità della *CPU* stessa (cioè dell'hardware relativo) in termini degli elementi che la compongono con la conseguenza di rallentare i tempi di esecuzione delle operazioni. Elevata profondità dell'albero delle porte logiche, utilizzato per la decodifica.

A.A. 2010-2011 9/45 http://homes.dsi.unimi.it/~borghese



## Utilizzo architettura Intel 80x86: le 10 istruzioni più frequenti



° Rank	instruction	Integer Average Percent total executed
1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
	<b>Total</b>	<b>96%</b>


° Simple instructions dominate instruction frequency  $\Rightarrow$  RISC

A.A. 2010-2011 10/45 http://homes.dsi.unimi.it/~borghese




## Architetture di tipo RISC

### (*Reduced Instruction Set Computer*)




- Ispirate al principio di eseguire soltanto istruzioni semplici: le operazioni complesse vengono scomposte in una serie di istruzioni più semplici da eseguire in un ciclo base ridotto, con l'obiettivo di migliorare le prestazioni ottenibili dalle *CPU CISC*.
- Caratterizzate da istruzioni molto semplificate.
- Gli operandi dell'*ALU* possono provenire dai registri ma *non* dalla memoria. Per il trasferimento dei dati da memoria ai registri e viceversa si utilizzano delle apposite operazioni di caricamento (*load*) e di memorizzazione (*store*)  
⇒ *architetture load/store*.
- *CPU* relativamente semplice ⇒ si riducono i tempi di esecuzione delle singole istruzioni, che sono però meno potenti delle istruzioni *CISC*.
- Dimensione *fissa* delle istruzioni ⇒ più semplice la gestione della fase di prelievo (*fetch*) e della codifica delle istruzioni da eseguire

A.A. 2010-2011
11/45
<http://homes.dsi.unimi.it/~borghese>




## Architettura base del corso – MIPS

### MIPS Technologies



AIBO (Sony, 2003) – MIPS 7000, sistemi embedded che montano Windows CE, PlayStation 2, router, gateway...

► **Features-front**



The diagram shows an AIBO robot with the following labeled features:

- Stereo Microphone
- IEEE 802.11b Wireless LAN
- Acceleration Sensor
- Vibration Sensor
- Wireless on/off Switch
- Volume Switch
- Paw Sensors
- Speaker
- 64 Chords MIDI Sound
- Edge Detection Sensor
- 350K-pixel Image Sensor
- Distance Sensor
- Illume-Face LED panel



## Architettura MIPS



- Architettura MIPS appartiene alla famiglia delle architetture **RISC (Reduced Instruction Set Computer)** sviluppate dal 1980 in poi
  - ◆ Esempi: Sun Sparc, HP PA-RISC, IBM Power PC, DEC Alpha, Silicon Graphics, AIBO-Sony, ARM.
- Principali obiettivi delle architetture RISC:
  - ◆ Semplificare la progettazione dell'hardware e del compilatore
  - ◆ Massimizzare le prestazioni
  - ◆ Minimizzare i costi



## Contenuto di un'istruzione



Tutte le istruzioni MIPS hanno la **stessa** dimensione (**32 bit**) – **Architettura RISC**.

Alcune domande:

- Come e dove si specifica il tipo di istruzione?
- Come e dove si specifica da dove vengono letti i dati?
- Come e dove si specifica dove si scrivono i dati prodotti?
- Come viene gestita la memoria in lettura e scrittura?
- Come vengono gestiti i salti?

## Codifica delle istruzioni



- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
  - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di 3 tipi (formati):
  - **Tipo R (register)** – Lavorano su 3 registri.
    - Istruzioni aritmetico-logiche.
  - **Tipo I (immediate)** – Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.
    - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
  - **Tipo J (jump)** – Lavora senza registri: codice operativo + indirizzo di salto.
    - Istruzioni di salto incondizionato.


	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
R	op	rs	rt	rd	shamt	funct
I	op	rs	rt	indirizzo		
J	op	indirizzo				

A.A. 2010-2011

15/40

<http://homes.dsi.unimi.it/~borghese>

## Ciclo di esecuzione di un'istruzione MIPS





A.A. 2010-2011

16/45

<http://homes.dsi.unimi.it/~borghese>





## Lettura dell'istruzione (fetch)

- Istruzioni e dati risiedono nella memoria principale, dove sono stati caricati attraverso un'unità di ingresso.
- L'esecuzione di un programma inizia quando il registro PC punta alla (contiene l'indirizzo della) prima istruzione del programma in memoria.
- Il segnale di controllo per la lettura (READ) viene inviato alla memoria.
- Trascorso il tempo necessario all'accesso in memoria, la parola indirizzata (in questo caso la prima istruzione del programma) viene letta dalla memoria e trasferita nel registro IR.
- Il contenuto del PC viene incrementato in modo da puntare all'istruzione successiva.



A.A. 2010-2011 17/45 http://homes.dsi.unimi.it/~borghese

## Decodifica dell'istruzione

- L'istruzione contenuta nel registro IR viene decodificata per essere eseguita. Alla fase di decodifica corrisponde la predisposizione della CPU (apertura delle vie di comunicazione appropriate) all'esecuzione dell'istruzione.
- In questa fase vengono anche recuperati gli operandi. Nelle architetture MIPS gli operandi possono essere solamente nel Register File oppure letti dalla memoria.
  - Architetture a registri:
    - Se un operando risiede in memoria, deve essere prelevato caricando l'indirizzo dell'operando nel registro MAR della memoria e attivando un ciclo di READ della memoria.
    - L'operando letto dalla memoria viene posto nel registro della memoria MDR per essere trasferito alla ALU, che esegue l'operazione. Nelle architetture MIPS, l'operando viene trasferito nel Register file nella fase di Scrittura.
  - Architetture LOAD/STORE:
    - Le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche.

A.A. 2010-2011 18/45 http://homes.dsi.unimi.it/~borghese





## Calcolo dell'istruzione (esecuzione)

Viene selezionato il circuito / i circuiti combinatori appropriati per l'esecuzione delle operazioni previste dall'istruzione e determinate in fase di decodifica.

Tra le operazioni previste, c'è anche la formazione dell'indirizzo di memoria da cui leggere o su cui scrivere un dato.

A.A. 2010-2011 19/45 http://homes.dsi.unimi.it/~borgnese

## Lettura / Scrittura in memoria


In questa fase il dato presente in un registro, viene scritto in memoria oppure viene letto dalla memoria un dato e trasferito ad un registro.

Questa fase non è richiesta da tutte le istruzioni


Nel caso particolare di Architetture LOAD/STORE, quali MIPS, le istruzioni di caricamento dalla memoria sono separate da quelle aritmetico/logiche. Se effettuo una Lettura / Scrittura, **non** eseguo operazioni aritmetico logiche sui dati.

Sistema di memoria “sganciato” dalla coppia register-file + CPU.

A.A. 2010-2011 20/45 http://homes.dsi.unimi.it/~borgnese




## Scrittura in register file (write-back)




- Il risultato dell'operazione può essere memorizzato nei registri ad uso generale oppure in memoria.
- Non appena è terminato il ciclo di esecuzione dell'istruzione corrente (termina la fase di Write Back), si preleva l'istruzione successiva dalla memoria.

A.A. 2010-2011 21/45 http://homes.dsi.unimi.it/~borghese



## MIPS: Software conventions for Registers



0 <b>zero</b> constant 0	16 <b>s0</b> callee saves
1 <b>at</b> reserved for assembler	... (caller can clobber)
2 <b>v0</b> expression evaluation &	23 <b>s7</b>
3 <b>v1</b> function results	24 <b>t8</b> temporary (cont'd)
4 <b>a0</b> arguments	25 <b>t9</b>
5 <b>a1</b>	26 <b>k0</b> reserved for OS kernel
6 <b>a2</b>	27 <b>k1</b>
7 <b>a3</b>	28 <b>gp</b> Pointer to global area
8 <b>t0</b> temporary: caller saves	29 <b>sp</b> Stack pointer
... (callee can clobber)	30 <b>fp</b> frame pointer ( <b>s8</b> )
15 <b>t7</b>	31 <b>ra</b> Return Address (HW)

A.A. 2010-2011 22/45 http://homes.dsi.unimi.it/~borghese

### Istruzioni di tipo R: esempio

`add $t0, $s1, $s2`

0	17	18	8	0	32
---	----	----	---	---	----

000000	10001	10010	01000	00000	100000
--------	-------	-------	-------	-------	--------

0x02324020

A.A. 2010-2011 23/45 http://homes.dsi.unimi.it/~borghese

### Istruzioni di tipo R: esempi

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>sub \$s1, \$s2, \$s3</code>	000000	10010	10011	10001	00000	100010

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>and \$s1, \$s2, \$s3</code>	000000	10010	10011	10001	00000	100100


  

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>sll \$s1, \$s2, 7</code>	000000	X	10010	10001	00111	000000
					(7)	
						$s1 = s2 * 2^7$


  

Nome campo	op	rs	rt	rd	shamt	funct
Dimensione	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<code>srl \$s1, \$s2, 7</code>	000000	X	10010	10001	00111	000010
					(7)	
						$s1 = s2 * 2^{-7}$

A.A. 2010-2011 24/45 http://homes.dsi.unimi.it/~borghese




## Formato istruzioni di tipo I




op	rs	rt	costante
6 bit	5 bit	5 bit	16 bit

- In questo caso, i campi hanno il seguente significato:
  - **op** identifica il tipo di istruzione;
  - **rs** indica il registro sorgente. Nel caso di una lw contiene il registro base;
  - **rt** indica il registro target. Nel caso di una lw, contiene il registro destinazione dell'istruzione di caricamento;
  - **costante**. Nel caso di una lw riporta lo spiazzamento (offset).

A.A. 2010-2011
25/45
http://homes.dsi.unimi.it/~borghese



## Versione I di istruzioni aritmetico-logiche




Nome campo	op	rs	rt	costante
Dimensione	6-bit	5-bit	5-bit	16-bit
<b>addi \$s1, \$s2, 4</b>	001000	10001	10001	0000 0000 0000 0100

Nome campo	op	rs	rt	costante
Dimensione	6-bit	5-bit	5-bit	16-bit
<b>slti \$t0, \$s2, 8</b>	001010	10010	01000	0000 0000 0000 1000

# \$t0 = 1 if \$s2 < 8

A.A. 2010-2011
26/45
http://homes.dsi.unimi.it/~borghese



## Istruzioni di tipo I: esempio

Con questo formato una istruzione **lw (sw)** può indirizzare byte nell'intervallo  $-2^{15}$   $(-32K) \div +2^{15}-1$   $(32K -1)$  rispetto all'indirizzo base:  $\text{indirizzo} = \text{indirizzo\_base} + \text{offset}$ .

**lw \$t0, 32(\$s3)**

10011 | 10011 | 01000 | 000000000100000

**0x8E680020**

A.A. 2010-2011 29/45 http://homes.dsi.unimi.it/~borgnese

## Istruzioni di tipo I: esempi

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
<b>lw \$t0, 32 (\$s3)</b>	10011	10011	01000	0000 0000 0010 0000

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
<b>sw \$t0, 32 (\$s3)</b>	101011	10011	01000	0000 0000 0010 0000

Nome campo	op	rs	rt	indirizzo
Dimensione	6-bit	5-bit	5-bit	16-bit
<b>addi \$t0, \$s3, 64</b>	001000	10011	01000	0000 0000 0100 0000

A.A. 2010-2011 30/45 http://homes.dsi.unimi.it/~borgnese

## Istruzioni di salto condizionato

- Salti condizionati relativi:
  - `beq r1, r2, L1` (*branch on equal*)
  - `bne r1, r2, L1` (*branch on not equal*)
- Salti condizionati relativi:
  - Il flusso sequenziale di controllo cambia solo se la condizione è vera. (`beq`)
  - Il calcolo del valore dell'etichetta **L1** (indirizzo di destinazione del salto) è relativo al Program Counter (PC).

(cond vera)  
Ind. Salto

(cond falsa)  
+4

A.A. 2010-2011 31/45 http://homes.dsi.unimi.it/~borghese

## Branch: esempi

Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, 100</code>	000100	10001	10010	0000	0000	0001	1001

L1 = 100 in byte    Codifica su 18 bit: (00)000 0000 0001 1001(00) in binario.

Nome campo	op	rs	rt	indirizzo			
Dimensione	6-bit	5-bit	5-bit	16-bit			
<code>beq \$s1, \$s2, -100</code>	000100	10001	10010	1111	1111	1110	0111

L1 = -100 in byte    Codifica su 18 bit: (11)111 1111 1110 0111(00) in binario.

A.A. 2010-2011 32/45 http://homes.dsi.unimi.it/~borghese



## Allargamento dello spazio di indirizzamento

0000	0	0
0100	1	4
1000	2	8
1100	3	12

Considero 64Mword invece di 64Kbyte. Lo spazio indirizzabile all'interno del segmento di testo è di  $64\text{Kword} * 4 = 256\text{Kbyte}$ .

A.A. 2010-2011 33/45 http://homes.dsi.unimi.it/~borghese

## I salti incondizionati

Salti incondizionati assoluti (j, jal...) – **Formato J:** j 80000

Il salto viene sempre eseguito.  
L'indirizzo di destinazione del salto è un indirizzo assoluto di memoria.  
L'indirizzo di destinazione del salto è un numero sempre positivo.

A.A. 2010-2011 34/45 http://homes.dsi.unimi.it/~borghese

## Formato istruzioni di tipo J

- E' il formato usato per le istruzioni di salto incondizionato (*jump*):

op	indirizzo
6 bit	26 bit

- In questo caso, i campi hanno il seguente significato:
  - op** indica il tipo di operazione;
  - indirizzo** (composto da **26-bit**) riporta una parte (26 bit su 32) dell'indirizzo **assoluto** di destinazione del salto.
- I 26-bit del campo **indirizzo** rappresentano un indirizzo di parola (**word address**)  $2^{26}$  parole.

PC

4 bit (invariati)	26 bit	2 bit 00
----------------------	--------	-------------



A.A. 2010-2011 35/45 http://homes.dsi.unimi.it/~borghese

## Codifica delle istruzioni

- I 32 bit hanno un significato diverso a seconda del formato (o tipo) di istruzione
  - il tipo di istruzione è riconosciuto in base al valore di alcuni bit (**6 bit**) più significativi (**codice operativo - OPCODE**)
- Le istruzioni MIPS sono di **3** tipi (formati):
  - Tipo R (register) – Lavorano su 3 registri.**
    - Istruzioni aritmetico-logiche.
  - Tipo I (immediate) – Lavorano su 2 registri. L'istruzione è suddivisa in un gruppo di 16 bit contenenti informazioni + 16 bit riservati ad una costante.**
    - Istruzioni di accesso alla memoria o operazioni contenenti delle costanti.
  - Tipo J (jump) – Lavora senza registri: codice operativo + indirizzo di salto.**
    - Istruzioni di salto incondizionato.

	6-bit	5-bit	5-bit	5-bit	5-bit	6-bit
<b>R</b>	op	rs	rt	rd	shamt	funct
<b>I</b>	op	rs	rt	indirizzo		
<b>J</b>	op	indirizzo				


A.A. 2010-2011 36/45 http://homes.dsi.unimi.it/~borghese



## Introduzione alla CPU

- Introduzione
- CPU

A.A. 2010-2011 37/45 http://homes.dsi.unimi.it/~borgnese





## I componenti di un'architettura




**CPU**


- Banco di registri (*Register File*) ad accesso rapido, in cui memorizzare i dati di utilizzo più frequente. Il tempo di accesso ai registri è circa 10 volte più veloce del tempo di accesso alla memoria principale.
- Registro *Program counter (PC)*. Contiene l'indirizzo dell'istruzione corrente da aggiornare durante l'evoluzione del programma, in modo da prelevare dalla memoria la corretta sequenza di istruzione;
- Registro *Instruction Register (IR)*. Contiene l'istruzione in corso di esecuzione. Questo registro verrà utilizzato più avanti nelle architetture multi-ciclo.
- Unità per l'esecuzione delle operazioni aritmetico-logiche (*Arithmetic Logic Unit - ALU*). I dati forniti all'*ALU* possono provenire da registri oppure direttamente dalla memoria, a seconda delle modalità di indirizzamento previste;
- Unità aggiuntive per elaborazioni particolari come unità aritmetiche per dati in virgola mobile (*Floating Point Unit - FPU*), sommatore ausiliari, ecc.;
- **Unità di controllo**. Controlla il flusso e determina le operazioni di ciascun blocco.

**MEMORIA PRINCIPALE**


A.A. 2010-2011
39/45
<http://homes.dsi.unimi.it/~borghese>



## L'unità di controllo





- Unità di controllo coordina i flussi di informazione (è il "cervello" della CPU):
- 1) abilitando le vie di comunicazione opportune a seconda dell'istruzione in corso di esecuzione.
- 2) selezionando l'operazione opportuna delle ALU.



The diagram shows a central green rectangular block labeled 'UC'. An arrow labeled 'Istruzione' points from the right into the block. On the left side of the block, several arrows point outwards, labeled with control signals: 1, 2, 3, a vertical ellipsis, 6,  $\beta_1$ ,  $\beta_2$ , another vertical ellipsis, and  $\beta_M$ .

A.A. 2010-2011
40/45
<http://homes.dsi.unimi.it/~borghese>



## Come funziona una CPU?

- Usa un registro, il Program Counter (PC) per ottenere l'indirizzo dell'istruzione.
- Preleva l'istruzione dalla memoria e la inserisce nell'IR.
  
- Capisce di che tipo di istruzione si tratta (decodifica).
  - usa l'istruzione stessa per decidere cosa fare esattamente.
- Legge il contenuto dei registri.

*Da qui le istruzioni si differenziano.*


- Calcolo: utilizzo dell'ALU dopo aver letto i registri:
  - per calcolare l'indirizzo in memoria.
  - per eseguire un'operazione logico-aritmetica.
  - per effettuare test (uguaglianza, disuguaglianza, <...).
- Accesso alla memoria.
- Scrittura del risultato nel register file.

A.A. 2010-2011
41/45
http://homes.dsi.unimi.it/~borghese

## Rapporto UC - Dati

La CPU è un'architettura del tipo: Controllore - Data-path



```


graph LR
    subgraph UC [CPU Architecture]
        C[Controllore]
        DP[Data path]
        C -- "Segnali di controllo (apertura di porte)" --> DP
        DP -.-> |"Eventuali informazioni"| C
    end
    WE1[Dal mondo esterno] --> DP
    DP --> WE2[Risultati]
  
```

*Fase comune nel ciclo di esecuzione:*

- Fase di fetch
- Decodifica (generazione dei segnali di controllo)

*Fase diversa: Esecuzione (Calcolo, Accesso memoria, WriteBack)*

A.A. 2010-2011
42/45
http://homes.dsi.unimi.it/~borghese



### Istruzioni

<code>add \$s1, \$s2, \$s3</code>	000000	10010	10011	10001	00000	100000
<code>beq \$s1, \$s2, -100</code>	000100	10001	10010	1111	1111	1110 0111
<code>lw \$t0, 32 (\$s3)</code>	100011	10011	01000	0000	0000	0010 0000
<code>sw \$t0, 32 (\$s3)</code>	101011	10011	01000	0000	0000	0010 0000
<code>addi \$t0, \$s3, 64</code>	001000	10011	01000	0000	0000	0100 0000
<code>j 0x80000</code>	000010	00 0000	0100 0000	0000	0000	0000 0000

A.A. 2010-2011 44/45 http://homes.dsi.unimi.it/~borgnese



## Introduzione alla CPU



- Introduzione
- CPU