



ALU + Bistabili

Prof. Alberto Borghese Dipartimento di Informatica alberto borghese @unimi it

Università degli Studi di Milano

Riferimento Patterson: sezioni B.7 & B.8.

A.A. 2020-2021 1/46 http:\\borghese.di.unimi.it\



Sommario




ALU: Comparazione, Overflow, Test di uguaglianza

Bistabili

Latch SC

A.A. 2020-2021 2/46 http:\\borghese.di.unimi.it\





Confronto



Fondamentale per dirigere il flusso di esecuzione (test, cicli....). Costrutto «if»:

if (Condizione) then

Sequenza istruzioni F

else

Sequenza istruzioni G

Condizione può essere:

A = B

 $A \neq B$

A < B

A > B

 $A \ge B$

 $A \le B$

In MIPS solamente le condizioni A=B e $A\neq B$ vengono utilizzate direttamente per dirigere il flusso. Corrispondono alle istruzioni di salto condizionato: beq e bne.

Come vengono trattate le condizioni $A < B \ e \ A > B$?

.A. 2020-2021 4/46 http:\\borghese.di.unimi.it\



Confronto di minoranza



Il confronto di minoranza produce una variabile che assume il valore: VERO o FALSO, $\{0,1\}$

```
if (a less_than b) then s = TRUE = 1 else s = FALSE = 0 if (a < b) then s = 1 else s = 0
```

Occorre che la ALU sia attrezzata per eseguire questo confronto di minoranza (a < b). Questa sarà una quarta operazione possibile: AND, OR, Somma/Sottrazione, SLT (*Set on Less Than*).

A.A. 2020-2021 5/46 http:\\borghese.di.unimi.it\



Come sviluppare la comparazione - I?



$$a < b \iff a - b < 0$$

$$\begin{array}{ll} \text{if } (\mathbf{a} < \mathbf{b}) \text{ then} & \text{if } ((\mathbf{a} - \mathbf{b}) < \mathbf{0}) \text{ then} \\ s = 1 & \text{s} = 1 \\ & \text{else} & \text{else} \\ s = 0 & \text{s} = 0 \end{array}$$

Si controlla che il primo bit del risultato della sottrazione (bit di segno) sia = 1.

Esempio: consideriamo numeri su 4 bit: 3 per l'ampiezza e 1 per il segno. $s=3-4;\; su\;4$ bit


```
3 -> 0011


-4 -> 1100 in complemento a 2


-1 -> 1111 in complemento a 2


MSB = bit di segno
```


A.A. 2020-2021 6/46 http:\\borghese.di.unimi.it\
















Overflow decimale



```
a + b = c - codifica su 2 cifre,
```

$$a = 12$$
, $b = 83 \Rightarrow$ Not Overflow.

012+

083=

<mark>0</mark>95

a = 19, b = 83 => Overflow

019+

083=

102

Si può avere overflow con la differenza?

http:\\borghese.di.unimi.it\ A.A. 2020-2021



Overflow binario




a + b = c - codifica su 4 cifre binarie, di cui 1 per il segno.


No over	flow	Overflow	
000		110	
0 010+	2+	0 010+	2+
0 011=	3=	0111=	7=
0 101	5	1 001	-7 in complemento a 2??
110		110	
1010+	-6+	1010+	-6+
1111=	-1=	1011=	-5=
1001	-7	<mark>0</mark> 101	+5 in complemento a 2??

Quindi si ha overlow nella somma quando a + b = s:

- a ≥ 0, b ≥ 0 MSB di a e b = 0, MSB di s = 1.
 a < 0, b < 0 MSB di a e b = 1, MSB di s = 0.

 $http: \hspace{-0.05cm} \ \ \, | borghese.di.unimi.it \rangle$ A.A. 2020-2021 14/46







Uguaglianza – prima implementazione



beg rs, rt label

iff (rs == rt), salta.

Input: a, b su 32 bit

Output: $\{0,1\}$ -> segnale di zero.

Per 32 bit occorrono le seguenti porte a 2 ingressi:

32 XOR (già contenute nella ALU)

AND a 32 ingress

Soluzione per comparatori

A.A. 2020-2021

17/46

http:\\borghese.di.unimi.it\

 $C = C_0 C_1 ... C_{n-1}$



Uguaglianza - seconda implementazione



beq rs, rt label

iff (rs == rt),

salta

then

prosegui in sequenza

$$\begin{array}{c} \text{iff ((rs-rt) == 0),} \\ \text{salta.} \end{array}$$

Occorre quindi:


32

- Impostare una differenza (rs rt).
- Controllare che la differenza sia = $0 \rightarrow (rs rt) = 0$ su 32 bit $\rightarrow 0000.....00000$
- Effettuare l'OR logico di tutti i bit in uscita dai sommatori $\{z_i\}$.
- L'uscita dell'OR logico = 0 → i due numeri sono uguali.

Input: a, b su 32 bit

Output è un Flag di zero: $\{0,1\}$. Zero = NOR (z_0, z_1, z_{N-1}) a 32 ingressi.

A 2020-2021





Approcci tecnologici alla ALU.



Tre approcci tecnologici alla costruzione di una ALU (e di una CPU):

- Approccio strutturato. Analizzato in questa lezione.
 - Approccio hardware programmabile (e.g. PAL). Ad ogni operazione corrisponde un circuito combinatorio specifico.
 - Approccio ROM. E' un approccio esaustivo (tabellare). Per ogni funzione, per ogni ingresso viene memorizzata l'uscita. E' utilizzabili per funzioni molto particolari (ad esempio di una variabile). Non molto utilizzato.
 - Approccio firmware (firm = stabile), o microprogrammato. Si dispone di circuiti specifici solamente per alcune operazioni elementari (tipicamente addizione e sottrazione). Le operazioni più complesse vengono sintetizzate a partire dall'algoritmo che le implementa.



Approccio ROM alla ALU



Input:

n bit

B n bitSEL k bitInvertiB: 1 bit

Totale: 2*n + k + 1 bit


Output:

s n bitzero 1 bit

• overflow 1 bit

Totale: n + 2 bit

Per dati su 32 bit, 5 operazioni (k = 3):



Capacità della ROM: $2^{68} = 2.95.. \times 10^{20}$ parole di 34 bit!

A.A. 202 (Capacità della ROM per dati su 4 bit, 5 operazioni: $2^{12} = 4,098$ parole di 6 bit) se.di.unimi.it\

Sommario





ALU: Comparazione, Overflow, Test di uguaglianza

Bistabili

Latch SC

A.A. 2020-2021 22/46 http:\\borghese.di.unimi.it\







Circuiti sincroni / asincroni

Esempio: ALU


Architettura logica asincrona:

L'elaborazione e propagazione dei segnali avviene in modo incontrollato, secondo le velocità di propagazione dei circuiti.

- Non devo mai aspettare il "tick" di un clock → <u>i segnali viaggiano alla</u> <u>massima velocità ma non arrivano</u> assieme all'uscita!!
- Progetto asincrono: Devo progettare il circuito in modo che nessun transitorio/cammino critico causi problemi → analisi di tutti i transitori critici possibili.

Improponibile per circuiti con feed-back (retroazione).

A.A. 2020-2021



Sincronizzazione e circuiti con feed-back





A o D C o E


Quando posso calcolare E con lo stesso sommatore? Quando devo fare passare A e B oppure A e C?

"Cancello" davanti all'ingresso del sommatore prima della seconda somma.

Ogni quanto tempo possiamo presentare gli ingressi al sommatore?

Dobbiamo essere ragionevolmente sicuri che il risultato sia stato calcolato ed utilizzato.


Occore una sincronizzazione dell'attività del sommatore.




Clock

A.A. 2020-2021

http:\\borghese.di.unimi.it\





•Metodologia sensibile ai livelli:

Le variazioni di stato possono avvenire per tutto il periodo in cui il clock è al livello alto (basso).

•Metodologia sensibile ai fronti:

Le variazioni di stato avvengono solamente in corrispondenza di un fronte di clock. Noi adotteremo questa metodologia.

A.A. 2020-2021 29/46 http://borghese.di.unimi.it/



Architetture sequenziali



- •I circuiti combinatori non hanno memoria e non hanno bisogno di sincronizzazione. Gli output al tempo t dipendono unicamente dagli input al tempo t che provengono dall'esterno: $\mathbf{y}^{t+1} = \mathbf{f}(\mathbf{u}^{t+1})$
- Sono necessari circuiti con memoria, per consentire comportamenti diversi a seconda della situazione dell'architettura. Nella memoria viene memorizzato lo **stato** del sistema che riassume la storia passata.
- Sono necessari dispositivi di sincronizzazione (cancelli) per eseguire operazioni sequenzialmente e il risultato di un'operazione è l'input dell'operazione successiva (architetture con feed-back (e.g. CPU, Distributore di bibite).

Memoria e sincronizzazione sono assolte nei circuiti digitali dai bistabili.




Perchè esiste il clock?



Esempio:

$$C = A + B$$
$$E = D + C$$



Quando posso calcolare E con lo stesso sommatore?

"Cancello" davanti all'ingresso del sommatore prima della seconda somma.

Ogni quanto tempo possiamo presentare gli ingressi al sommatore?

Dobbiamo essere ragionevolmente sicuri che il risultato sia stato calcolato ed utilizzato.

Occore una sincronizzazione dell'attività del sommatore.

A.A. 2020-2021 31/46 http:\\borghese.di.unimi.it\



Bistabili: latch e flip-flop



Elemento base della memoria è il bistabile: dispositivo in grado di mantenere *indefinitamente* uno dei due possibili valori di output: (0 o 1).

Il suo valore di uscita coincide con lo stato. L'uscita al tempo t, dipende:

- dallo stato (uscita) al tempo t-1
- · dal valore presente agli input.

Tipi di bistabili:

- •Bistabili non temporizzati (asincroni, latch asincroni) / temporizzati (sincroni).
- •Bistabili sincroni che commutano sul livello del clock (latch) o sul fronte (flip-flop).



Sommario



ALU: Comparazione, Overflow, Test di uguaglianza

Bistabili

Latch SC


A.A. 2020-2021 33/46



Principio di funzionamento





http:\\borghese.di.unimi.it\





Il ritardo, $\Delta \tau$, introdotto tra la commutazione dell'input e la commutazione dell'output è alla base del funzionamento di un bistabile.

.A. 2020-2021 34/46 http:\\borghese.di.unimi.it\











Osservazioni



Il circuito è molto semplice, costituito da 2 NOR retroazionati

Accetta in ingresso le configurazioni


SC

00

01 (clear)

10 (set)

Non accetta la configurazione 11 -> in uscita avremmo 00 - errore



Come posso evitare una condizione di errore in uscita per ingresso S=C=1?

A.A. 2020-2021 39/46 http:\\borghese.di.unimi.it\



Tabella della verità del latch




• Se considero Q (lo stato) e S e C ingressi, ottengo la tabella della verità di Q*:

$$Q^* = f(Q,S,C)$$

Q è l'uscita del latch: stato presente, Q_t Q* è il valore dell'uscita al tempo successivo: stato prossimo, Q_{t+1}

S	C	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X

A.A. 2020-2021 40/46 http://borghese.di.unimi.it/








Tabella della verità del latch ($X = \{1,1\}$)



Impostando X = 1 1, si ottiene:

Impostando
$$X = 1.1$$
, si ottiene.

$$Q^* = \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} =$$

$$= \overrightarrow{SCQ} + \overrightarrow{SC(Q+Q)} + \overrightarrow{SC(Q+Q)}$$

$$= \overrightarrow{SCQ} + \overrightarrow{S(C+C)} =$$

$$= \overrightarrow{CQ} + \overrightarrow{S} \text{ (per assorbimento di S)}$$

$$Status \text{ quo} \quad \text{Set}$$

$$(SC = 11 -> Q^* = 1 -> \text{Set})$$

S	C	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X=1
1	1	1	X=1

A.A. 2020-2021 43/46 http://borghese.di.unimi.it/



Tabella della verità del latch $(X = \{0,1\})$



Impostando $X = \{0 \ 1\}$, si ottiene:

$$Q^* = \overrightarrow{SC}Q + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} =$$

$$= \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} + \overrightarrow{SCQ} =$$

$$(\overrightarrow{SQ+C})Q + \overrightarrow{SC}(Q + \overrightarrow{Q}) =$$

$$(\overrightarrow{SQ+C})Q + \overrightarrow{SC}$$

$$\overrightarrow{Set}$$
Status quo

$$(SC = 11 -> Q* = Q -> Status quo)$$

S	C	Q	Q*
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X=0
1	1	1	X=1

A.A. 2020-2021 44/46 http:\\borghese.di.unimi.it\



Tabella delle eccitazioni



Q	Q*	S	C
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

Data la transizione Q -> Q*, qual'è la coppia di valori di ingresso che la determina?

 $(Q, Q^*)=f(S, C)$

A.A. 2020-2021 45/46 http:\\borghese.di.unimi.it\



Sommario



ALU: Comparazione, Overflow, Test di uguaglianza

Bistabili

Latch SC

A.A. 2020-2021

46/46

http:\\borghese.di.unimi.it\